KR970005291B1

KR970005291B1 - 증폭장치

Info

Publication number: KR970005291B1
Application number: KR1019880012297A
Authority: KR
Inventors: 세빈크 에베르트; 데 예거 빌렘; 뷔텐디예크 피에테르
Original assignee: 엔. 브이. 필립스 글로아이람펜파브리켄; 이반 밀러 레르너
Priority date: 1987-09-23
Filing date: 1988-09-23
Publication date: 1997-04-15
Also published as: US4853645A; DE3876564T2; JP2522998B2; US4857861A; DE3876564D1; EP0309063A1; KR890005979A; EP0309063B1; HK70794A; ATE83342T1; JPH01106604A

Abstract

내용없음.

Description

증폭장치

제1도는 본 발명에 따른 증폭장치의 제1실시예 도시도.

제2a도는 출력 트랜지스터를 통하는 전류 사이의 관계도.

제2b도는 증폭장치의 출력전압기능으로서 출력 트랜지스터를 통하는 전류의 파형도,

제3도는 본 발명에 따르는 증폭장치의 제2실시예 도시도.

제4도는 본 발명에 따르는 증폭장치의 제3실시예 도시도.

제5도는 본 발명에 따르는 증폭장치의 제4실시예 도시도.

제6a도는 제5도에 회로장치내의 측정전류 사이의 관계도.

제6b도는 제5도 증폭장치의 출력전압기능으로서 휴지 전류의 파형도.

제7도는 본 발명에 따르는 증폭장치의 제5실시예 도시도.

제8도는 제7도 증폭장치용 출력전압의 기능으로서 출력트랜지스터를 통하는 전류의 파형도.

본 발명은, 제1주 단자와 제2주 단자와 제어단자를 가지며, 주 전류통로는 두 전력공급단자 사이에 직렬로 배치되며 부하접속을 위한 출력에 결합되는 제1 및 제2출력 트랜지스터를 구비하며, 제1 및 제2트랜지스터를 구동하며 입력신호를 인가하기 위한 제1입력과 제2입력을 가지며, 제1출력은 제1트랜지스터의 제어단자에 결합되며 제2출력은 제2트랜지스터의 제어단자에 결합되는 구동수단을 구비하며, 정지전류가 제1 및 제2출력 트랜지스터를 통해 흐르게 하며, 제1 및 제2출력 트랜지스터를 통하는 전류치인 제1 및 제2측정전류발생용 제1 및 제2전류측정수단을 가지며 제1 및 제2측정전류에 의해 제1 및 제2출력 트랜지스터를 통해 흐르는 정지전류를 제어하기 위한 궤환 수단을 갖는 정지전류수단을 구비하는 증폭기 장치에 관한 것이다.

상세한 설명 및 첨부된 청구범위에서 제1주단자, 제2주 단자 및 제어단자는 단극성 트랜지스터에서 드레인, 소스 및 게이트에 대응하며, 쌍극성 트랜지스터에서는 콜렉터, 에미터 및 베이스에 대응한다.

이러한 형태의 증폭기 장치는 보통 전력증폭기 장치에서 사용될 수 있으며 특히 오디오 회로의 출력 증폭기로 적당하다.

그러한 증폭기 장치는 유럽특허원 EP-A-0,217,431호에 공지되어 있다.

제1 및 제2출력 트랜지스터는, 입력 전압이 인가되는 비반전 입력을 갖는 전압-전류 변환기의 비반전 및 반전출력과, 증폭기 장치의 출력에 접속되는 반전 입력에 의해 푸쉬풀로 구동된다.

상기 증폭기 장치는 주어진 정지전류가 두 출력 트랜지스터를 통해 흐르므로 AB급 형태의 증폭기이다. 이 정지전류의 값을 보정하기 위한 수단은 관련된 출력 트랜지스터를 통과하는 전류를 측정하기 위해 두 출력 트랜지스터에 대한 측정회로를 구비한다. 이 측정전류는 제1다이오드상에서 증폭기의 반전입력에 인가되는 전압으로 변환된다. 제2다이오드 상에서 발생된 기준전압은 비반전 입력에 인가된다. 출력트랜지스터를 구동하기 위한 입력신호가 없을 때, 증폭기의 출력은 이 증폭기 반전입력의 전압기 기준전압과 같아지게 되는 방법으로 관련된 출력 트랜지스터를 제어한다. 두 출력 트랜지스터중 하나를 구동할 때, 구동된 트랜지스터를 통하는 전류는 증가하며 비구동된 트랜지스터를 통하는 전류는 감소한다. 그러나, 공지된 장치는 비구동된 트랜지스터가 완전히 턴오프되는 방식으로 적응된다. 관련된 트랜지스터가 결국 구동되면, 먼저 턴온되어야 하며, 이것은 크로스오버 왜곡을 가져온다.

따라서 본 발명의 목적은 개선된 정지전류를 제어하는 증폭기 장치를 제공하는 것이다. 본 발명에 따라서, 서문에 설명된 형태의 증폭기 장치는 궤환수단이, 각각 제어단자와 제1주 단자 및 제2주 단자를 갖는 제3 및 제4트랜지스터를 포함하는 제1차동증폭기를 구비하는데, 상기 제2주 단자는 제1전류 소스에 결합되는 공통점에 결합되며 제3트랜지스터의 제어단자는 제1측정전류에 비례하는 전압을 전달하기 위한 제1점에 결합되며 제4트랜지스터의 제어단자는 제2측정전류에 비례하는 전압을 전달하기 위한 제2점에 결합되며, 제1주 단자, 제2주 단자 및 제1주 단자에 결합되는 제어단자를 갖는 제5트랜지스터와 제2전류소스를 포함하는 기준회로를 구비하며, 제2차동증폭기는 적어도 하나의 제1주 단자, 적어도 하나의 제2주 단자 및 제어단자를 갖는 제6의 그리고 제7의 각각의 트랜지스터를 가지며, 상기 6의 트랜지스터의 제어단자는 제5트랜지스터의 제2주 단자에 연결되고, 제7의 트랜지스터의 제어단자는 제5의 차동증폭기의 공통 접속점에 연결되고, 2개의 제6 및 제7의 트랜지스터 제1의 주 단자 제1 및 제2출력에 연결된 구동수단을 구비하는 것을 특징으로 한다.

상기 발명에 따른 음극성 피드백 수단의 구조는 거의 일정한 값으로 제어되어 난-피동 출력 트랜지스터를 통한 무활동전류의 원인이며, 이 트랜지스터는 다른 트랜지스터가 피동되는 범위에 의존하여 전도성을 지킨다. 현재 하나의 출력 트랜지스터는 다른 출력 트랜지스터가 전부 턴온될 때 턴오프된다. 결과로서, 상기 교차형 찌그러짐은 상당한 감소의 원인이 된다.

더구나 음극성 피드백 수단의 구조는 제1 및 제2출력 트랜지스터의 전도적 형태에 의해서 결정된다. 만일 제1 및 제2출력 트랜지스터가 같은 전도적 형태라면, 증폭기 배열의 실시예는

- 각각의 제6 및 제7의 트랜지스터의 하나의 제1주 단자를 갖는 것과,

- 제6의 트랜지스터의 하나의 제1주 단자는 구동수단의 제1출력에 연결되고 제6의 트랜지스터의 다른 제1주 단자는 상기 구동수단의 제2출력에 연결되는 것을 특징으로 한다.

더구나 그러한 증폭기 배열의 다른 실시예는 제1의 전류측정수단은 제1주 단자를 갖는 제8의 트랜지스터와, 제2주 단자 및 제어단자, 제1출력 트랜지스터의 제어단자 및 제2주 단자에 각각 연결되는 제어단자 및 제2의 주 단자를 구비하며 그리고 제2의 전류측정수단은 제9의 트랜지스터가 제1주 단자, 제2주 단자 및 제어단자, 상기 제어단자 및 제2의 주 단자는 제2의 출력 트랜지스터 각각의 제어단자 및 제2의 주 단자에 연결되어 포함되는 것을 특징으로 한다. 이 실시예는 더구나 제8의 트랜지스터의 제2의 주 단자가 제1의 레지스터에 의해 제1의 출력 트랜지스터의 제2의 주 단자에 연결된 것과 제9의 트랜지스터의 제2의 주 단자는 제2의 레지스터에 의한 제2의 출력 트랜지스터의 제2주 단자에 연결된 것을 특징으로 한다. 상기 제1 및 제2레지스터는 제8 및 제9의 트랜지스터에 의해 최대 전류를 제한하며 출력 트랜지스터가 전부 턴온되었을 때 손상으로부터 이들 트랜지스터를 보호한다.

그러한 증폭기 배열의 또다른 실시예는

-제8의 트랜지스터의 제1의 주 단자는 제1의 주 단자를 갖는 제10의 트랜지스터를 통해 제1의 전원공급기 단자와, 제2의 주 단자 및 제어단자에 연결되었으며, 상기 제10의 트랜지스터의 제1의 주 단자는 제1의 측정전류에 비례하는 전압전달을 위한 제1의 포인트 구조의 제어단자 및 제2의 주 단자에 연결되어 있는 것과,

- 제9의 트랜지스터의 제1주 단자는 제1의 주 단자를 갖는 제11의 트랜지스터에 의해 제1의 전원공급기 단자와, 제2의 주 단자 및 제어단자에 연결되었으며 제11의 트랜지스터의 제1주 단자는 제2의 측정전류에 비례하는 전압전달에 대한 제2의 포인트 구조의 제어단자 및 제2의 주 단자에 연결되는 것과,

- 제15의 트랜지스터의 제1주 단자는 제1의 주 단자 및 제2의 주 단자 및 제어단자를 갖는 제12의 트랜지스터에 의해 제1의 전원공급기 단자에 연결되고, 제1의 주 단자는 그것의 제어단자에 연결되어 있는 것을 특징으로 한다. 상기 제10 및 제11트랜지스터의 양단의 제1 및 제2전류측정수단에 의해 발생되는 전류는 거기다가 비례적 전압으로 변환되어 제3 및 제4의 트랜지스터의 제어단자에 공급된다.

상기와 같은 증폭장치의 실시예에서 상기 구동수단은 제1주 단자, 제2주 단자 및 제어단자를 가지는 각각의 제13 및 제14트랜지스터를 갖는 제3차동증폭기를 구비하고, 제13트랜지스터의 제어단자 및 제1주 단자는 각각의 제1입력부 및 제1출력부에 결합되며, 제14트랜지스터의 제어단자 및 제2주 단자는 각각의 제2입력부 및 제2출력부에 결합되는 것을 특징으로 한다. 더욱이 본 실시예는 제1캐패시터가 제1입력부 및 상기 구동수단의 제1출력부 사이에 배치되고 상기 구동수단의 제1입력부는 전압 피동차처럼 배치된 제15트랜지스터의 입력부에 결합되며, 상기 구동수단의 출력부는 제2캐패시터 수단에 의한 상기 구동수단의 제2출력부에 결합되는 것을 특징으로 한다. 상기 제1캐패시터는 안정이득을 얻기 위해 주파수 보상을 안전하게 하고 제2캐패시터는 고주파의 경우에서 제2출력 트랜지스터의 제어단자까지 직접 신호 전송을 안전하게 한다. 이것은 상기 위상 쉬프트를 감소시킨 결과 증폭장치의 안정성을 개선한다.

상기와 같은 증폭장치의 또다른 실시예에서 제1출력부의 구동수단은 증폭기의 비반전 입력부에 결합되고 증폭기의 반전입력부는 증폭장치의 출력부에 결합되며 증폭기의 출력부는 제1출력 트랜지스터의 제어단자에 결합되는 것을 특징으로 한다. 이 증폭기는 제어단자의 출력부에서 제1출력 트랜지스터의 제어단부까지 부귀환을 구성하므로 이 트랜지스터에 의해 야기된 비선형성은 감소된다. 이 부귀환은 모든 구동조건에서 효과적이기 때문에 상기 제1출력 트랜지스터가 상기 발명에 따른 증폭장치에서 도전상태로 남는 것을 안전하게 한다.

이 증폭기의 다른 실시예에 있어서 증폭기가 제어단자 및 제1과 제2주 단자를 가지는 각각의 제16 및 제17트랜지스터를 갖는 제4차동증폭기를 구비하고, 제16트랜지스터 제어단자가 비반전 입력부에 결합되고 그리고 제17트랜지스터의 제1주 단자는 반전입력부에 결합되고, 상기 제17트랜지스터의 제1주 단부는 증폭기의 출력부 및 전류원에 결합되는 것을 특징으로 한다.

또 하나의 실시예에서 제1출력부의 구동수단은 전압피동차 회로에 결합되고, 그것의 출력부는 제3캐패시터 수단에 의해 제1출력 트랜지스터의 제어단자에 결합되는 것을 특징으로 한다. 고주파에서 상기 제3캐패시터는 상기 구동수단에서 상기 제1출력 트랜지스터의 제어단자까지 직접 신호전송을 안전하게 하고 그리고 고주파에서 증폭기내에 발생하는 위상 시프트를 제거한다. 이것은 증폭장치의 안정화를 개선한다.

본 발명에 따른 상기 증폭장치는 쌍극성 트랜지스터로 적절하게 형성되었다. 상기 경우에 있어서 부귀환 수단은 실제로 일정하게 유지된 전류의 조화수단 값의 방법에서처럼 제1 및 제2출력 트랜지스터를 통하는 전류를 제어한다. 그렇지만, 상기 증폭장치는 또한 전계효과 트랜지스터로 구성된다. 상기 부귀환 수단은 이 전류간에 존재하는 써클에 대한 방정식에 따르는 관계에 대한 방법에 있어 제1 및 제2출력 트랜지스터를 통과하는 전류를 제어한다.

본 발명에 따른 증폭장치에 있어서 상기 제1 및 제2출력 트랜지스터는 동일한 전도성 타입 대신에 상반되는 전도성 타입으로 대체된다. 상기 증폭장치는 상기 제16 및 제17트랜지스터의 각각이 제1주 단자를 가지고, 상기 제16트랜지스터의 제1주 단자는 구동수단의 제1출력부에 결합되고 그리고 제17트랜지스터의 제1주 단자는 구동구단의 제2출력부에 결합되는 것을 특징으로 한다. 상기 실시예는 저전원 전압에 매우 적합하며 이러한 증폭기 장치의 다른 실시예에서

- 제1전류측정수단은 제1주 단자, 제2주 단자 및 제어단자를 갖는 제8트랜지스터를 포함하며, 제어단자는 제1출력 트랜지스터의 제어단자에 접속되고, 제2주 단자는 제1레지스터에 의하여 제1출력 트랜지스터의 제2주 단자에 접속되고, 상기 제8트랜지스터의 제2주 단자는 제1측정전류에 비례하는 전압을 운반하기 위한 제1점을 구성하며

- 제2전류측정수단은 제1주 단자, 제2주 단자 및 제어단자를 가지는 제9트랜지스터를 포함하며, 제어단자는 제2출력 트랜지스터의 제어단자에 접속되고, 제2주 단자는 제2레지스터에 의하여 제2출력 트랜지스터의 제2주 단자에 접속되며

- 제9트랜지스터의 제1주 단자는 제3트랜지스터에 의하여 제1전원단자에 접속되고, 상기 제9트랜지스터의 제1주 단자는 제2측정전류에 비례하는 전압을 운반하기 위한 제2점을 구비하며,

- 제5트랜지스터의 제1주 단자는 제4트랜지스터에 의하여 제1전원단자에 접속되는 것이 특징일 수도 있다. 제1측정전류는 제1레지스터를 통하여 흐르고, 상기 레지스터의 양단 전압은 직접 제3트랜지스터의 제어단자에 인가된다. 제2측정전류는 제3트랜지스터 양단에서 비례하여 제4트랜지스터의 제어단자에 인가되는 전압으로 변환된다.

증폭기 장치의 또다른 실시예에서

- 구동 수단은 제1주 단자, 제2주 단자 및 제어단자를 지닌 제10트랜지스터와 두 개의 제1주 단자, 두 개의 제2주 단자 및 제어단자를 지닌 제11트랜지스터를 갖는 제3의 차동증폭기를 포함하며, 제10트랜지스터의 제어단자는 구동수단의 제1입력 및 제어단자에 접속되고, 두 개의 제1주 단자는 각각 구동수단의 제1 및 제2입력에 접속되는 것이 특징일 수도 있다. 상기 실시예는 제1캐패시터가 제10트랜지스터의 제1입력과 제1주 단자 사이에 배열되는 특징이 있으며, 또한

- 제2캐패시터는 제1출력 트랜지스터의 제어단자와 출력 사이에 배열되며

- 제3캐패시터는 제2출력 트랜지스터의 제어단자와 출력 사이에 배열되는 특징이 있다. 상기 캐패시터는 증폭기 장치의 안정성을 향상시킨다.

상기 증폭장치는 바이폴라 트랜지스터로 적당하게 형성될 수 있다. 부극성 피드백 장치는 거의 일정하게 유지된 상기 전류의 평균값 형식으로 제1 및 제2출력 트랜지스터를 통해 전류를 제어한다. 상기 증폭장치는 바이폴라 트랜지스터 대신 전계효과 트랜지스터로도 물론 형성될 수 있다.

본 발명은 첨부한 도면을 참조로 보다 상세히 기술될 것이다.

제1도는 본 발명에 따르는 증폭장치의 제1실시예 도시도. 상기 장치는 제1전원단자(1)와 제2전원단자(2) 사이에 직렬로 배열된 콜렉터-에미터 통로를 갖는 제1출력 트랜지스터 T₁와 제2출력 트랜지스터 T₂를 구비한다. 트랜지스터 T₁의 에미터와 트랜지스터 T₂의 콜렉터는 로드 Z₁가 접속된 증폭장치의 출력(3)에 접속된다.

증폭장치는 제1 및 제2출력 트랜지스터 T₁, T₂의 푸시-풀 구동을 위한 구동장치(10)를 구비한다. 구동장치(10)는 전류원 I₁=·I에 의해 전원단자(2)에 접속된 공통점에 공통점에 접속된 에미터를 지닌 두 개의 트랜지스터 T₁₁및 T₁₂를 갖는 미분 증폭기를 구비한다. 트랜지스터 T₁₁의 베이스는 입력전압 Vin이 인가된 제1입력(4)에 접속된다. 상기 신호는 A₇₄₁입력단과 같은 종래의 구조일 수 있는 입력단으로부터 발생한다. 트랜지스터 T₁₂의 베이스는 기준전압 Vref을 전달하는 제2입력(5)에 접속된다. 트랜지스터 T₁₁의 콜렉터는 가변 전류원 I₅을 구성하는 트랜지스터 T₁₃의 콜렉터와 트랜지스터 T₁의 베이스에 결합된 제1출력(6)에 접속된다. 마찬가지로, 트랜지스터 T₁₂의 콜렉터는 가변 전류원 I₆을 구성하는 트랜지스터 T₁₄의 콜렉터에 접속되고 트랜지스터 T₂의 베이스에 결합된 제2출력(7)에 접속된다.

전류원 I₅및 I₆은 휴지전류를 증폭장치의 클래스 AB조정을 얻도록 출력 트랜지스터 T₁및 T₂를 통해 흐르게 야기시키는 휴지전류장치의 부분을 형성한다. 상기 휴지전류장치는 트랜지스터 T₁의 베이스-에미터 접합에 평행한 제1레지스터 R₁와 직렬로 배열된 베이스-에미터 접합을 지닌 트랜지스터 T₃로 구성된 제1전류측정장치(20)를 포함한다. 트랜지스터 T₃의 콜렉터 전류는 트랜지스터 T₁및 T₃의 콜렉터 전류의 측정치이며 레지스터 R₁의 저항과 트랜지스터 T₁및 T₃의 에미터 표면의 비율로 결정된다. 상기 장치의 낭비를 최소화시키기 위해, 트랜지스터 T₃의 에미터 표면은 양호하게 트랜지스터 T₁의 것보다는 아주 적게 선택된다. 레지스터 R₁는 상기 트랜지스터가 트랜지스터 T₁이 완전히 턴온될 때 손상되는 것을 방지하도록 안전한 값으로 트랜지스터 T₃를 통해 최대 전류를 제한한다. 레지스터 R₁는 원칙적으로 면제할 수 있다는 것을 알아야 한다. 상기 휴지전류장치는 트랜지스터 T₂의 베이스-에미터 접합과 평행하게 배열된 레지스터 R₂와 직렬로 베이스-에미터 접합을 지닌 트랜지스터 T₄로 유사하게 제공된 제2전류측정장치(30)를 포함할 수 있다. 트랜지스터 T₄의 콜렉터 전류는 트랜지스터 T₂를 통해 흐르는 전류치이다. 정지전류수단은 네가티브 피드백 수단(40)을 구비하며, 상기 수단은 제1 및 제2측정수단(20) 및 (30)에서 공급되는 측정전류의 중간치를 유지시키며, 제1 및 제2출력 트랜지스터 T₁및 T₂를 통과하는 전류는 기준치와 거의 동일하다. 네가티브 피드백 수단(40)은 두 트랜지스터 T₅및 T₆을 가지는 제1차동증폭기를 구비하며, 상기 트랜지스터의 에미터는 전류원 I₂=2Io에 의해 제2전원단자(2)에 접속된 공동 포인트(8)에 접속되어 있다. 트랜지스터 T₅의 베이스(11)는 다이오드로 배치된 트랜지스터 T₇를 거쳐 제1전원단자에 접속되어 트랜지스터 T₃의 콜렉터에 접속되어 있다. 유사하게, 트랜지스터 T₆의 베이스(12)는 다이오드로 배치된 트랜지스터 T₈를 거쳐 제1전원단자에 접속되어 있다. 네가티브 피드백 수단(40)은 다이오드로 배치된 두 직렬 트랜지스터 T₉및 T₁₀를 거쳐 제1전원단자(1)에 접속된 출력(9)을 가지는 전류원 I₃=I₀으로 구성되어 있는 기준회로를 구비한다. 네가티브 피드백 수단(40)은 베이스 에미터 정면이 병렬로 되어 있는 두 트랜지스터 T₁₃및 T₁₄와, 베이스 에미터 정면이 역시 병렬로 되어 있는 두 트랜지스터 T₁₅및 T₁₆을 구비하는 제2차동증폭기를 구비한다. 트랜지스터 T₁₃내지 T₁₆의 에미터는 전류원 I₄=2Io에 의해 포지티브 전원단자(1)에 접속된 공동 포인터에 접속되어 있다. 트랜지스터 T₁₅및 T₁₆의 공동 베이스는 차동증폭기 T5, T6의 포인트(8)에 접속되어 있다. 트랜지스터 T₁₃및 T₁₄의 공동 베이스는 전류원 I₃의 출력(9)에 접속되어 있다. 트랜지스터 T₁₃의 콜렉터는 제1출력(6)에 접속되어 있으며, 트랜지스터 T₁₄의 콜렉터는 구동수단(10)의 제2출력(7)에 접속되어 있다. 트랜지스터 T₁₃는 가변 전류원 I5를 구성하며 트랜지스터 T₁₄는 가변 전류원 I₆을 구성한다.

트랜지스터 T₁₅및 T₁₆와 마찬가지로 트랜지스터 T₁₃및 T₁₄는 이중 콜렉터를 가지는 단일 트랜지스터로 대체될 수 있다.

이런 장치의 동작법은 아래와 같이 설명된다. AB급 조정은 공동 모드신호로서 출력 트랜지스터 T₁및 T₂의 베이스에 영향을 주는 반면에, 증폭된 신호는 서로 다른 모드신호로서 상기 트랜지스터의 베이스에 영향을 준다. 수단(40)에 있어서, 제1트랜스리니어 루프는 구별되어, 트랜지스터 T₅내지 T₈로 구성된다. 상기 루프에 대한 아래 관계식이 성립하며 :

V_BET7+V_BET5=V_BET8+V_BET6…………………………………………………(1)

여기서, V_BE는 관련 트랜지스터의 베이스-에미터 전압이다. 베이스-에미터 전압과 트랜지스터의 콜렉터 전류 사이의 공지된 지수관계 및, 트랜지스터 T₅내지 T₈가 동일 에미터 표면을 갖는다는 가정으로, 이런식은 아래와 같이 이루어진다 :

I_S1·Io(1+a)=IS₂·Io(1-a)…………………………………………………(2)

여기서, I_S1=트랜지스터 T₇를 통해 흐르고, 제1측정수단(20)에 의해 공급되는 제1측정전류, I₂=트랜지스터 T₈를 통해 흐르고, 제2측정수단(30)에 의해 공급되는 제2측정전류, =aIo=제1 및 2측정전류 I_S1및 I_S2의 차에 의해 결정된 트랜지스터 T₅및 T₆를 통해 흐르는 신호전류, 이런식은 아래와 같다:

수단(40)에 있어서, 제2트랜스리니어 루프는 또한 구별되어, 트랜지스터 T₈,T₆,T₁₆,T₁₃,T₁₀및 T₉로 구성된다. 상기 루프에 대한 아래식이 성립된다:

V_BET8+V_BET6+V_BET13=V_BET9+V_BET10+V_BET16……………………………(4)

공지된 지수 트랜지스터 방정식 및, 트랜지스터가 동일 에미터 표면을 갖는 가정에 의해, 상기 방정식은 아래와 같이 이루어진다 :

Z₁=베이스(8) 및 (9)의 전압차로 결정된 트랜지스터 T₁₃및 T₁₆를 통해 흐르는 신호전류.

상기 식은 아래와 같다.

식(3)을 유도하면,

또는

트랜지스터 T₁₃의 콜렉터 전류 I₅는

와 같다. 트랜지스터 T₁₄가 트랜지스터 T₁₃와 병렬로 장치되므로, 트랜지스터 T₁₄의 콜렉터 전류는 I₆는

와 같다.

구동수단(10)의 입력(4)에서의 입력전압 Vin이 부재하에, 전류원 I₁의 전류 I는 직류

가 상기 각 트랜지스터를 통해 흐르도록 트랜지스터 T₁₁및 T₁₂로 분배된다. 상기 직류는 트랜지스터 T₁₃및 T₁₄를 통해 흐르는 직류

에 의해 보상된다. 따라서, 전류

는 출력(6)을 통해 트랜지스터 T₁의 베이스로 흐르고, 큰 전류

는 출력(7)을 통해 트랜지스터 T₂의 베이스로 흐른다. 제1 및 제2측정전류 I_S1및 I_S2를 유발시키는 정동작 전류는 트랜지스터 T₁및 T₂를 통해 흐른다. 트랜지스터 T₁및 T₂는 상기 측정전류에 의해 결정된 포인트(8)에서의 전압이 포인드(9)에서의 기준 전압과 같도록 구동된다. 트랜지스터 T₁및 T₂를 통해 흐르는 정동작 잔류치에 대하여, 아래와 같이 이용된다. 트랜지스터 T₁및 T₂의 전류이득인 수는 매우 크다. 이것은 베이스 전류

가 매우 작아, 대략 0으로 된다는 것을 의미한다. I_S1=I_S2에 따라, 입력전압 V₁의 부재하에 흐르는 측정전류에 대하여 식(7) 또는 (8)로부터 유도된다 :

I_S1=I_S2=Io…………………………………………………(9)

비교적 작은 전류에 대하여 저항 R₁및 R₂에 양단에 걸리는 전압은 트랜지스터 T₃및 T₄의 베이스-에미터 전압에 비해서 작다. N과 같은 트랜지스터 T₁,T₃및 T₂,T₄의 베이스-에미터 표면의 비에 대하여 트랜지스터 T₁및T₂를 흐르는 정지전류의 값은

I₁=I₂=NIo…………………………………………………(10)

를 유지한다.

예로 입력부(5)에서 기준전압 Vref 보다 작은 입력부(4)에서의 입력전압 Vin의 경우에, 트랜지스터 T₁₂를 통하는 전류는 증가하고, 트랜지스터 T₁₁를 통하는 전류는 감소한다. 따라서, 트랜지스터 T₁의 베이스 전류는 증가하고 트랜지스터 T₂의 전류는 감소하므로, 트랜지스터 T₁은 턴온되고 트랜지스터 T₂는 턴오프된다. 결과적으로, 트랜지스터 T₃를 통하는 측정전류 I_S1은 증가하고 트랜지스터 T₄를 통하는 측정전류 I_S2는 감소한다. 결과적으로, 트랜지스터 T₇의 베이스-에미터 접합 양단의 전압은 증가하고 트랜지스터 T₈의 베이스-에미터 접합 양단의 전압은 감소한다. 비교적 작은 전류에서 트랜지스터 T₅는 트랜지스터 T₆가 에미터 폴로워로서 작동을 시작하도록 턴오프된다. 공통점(8)에서의 전압은 트랜지스터 T₁₅및 T₁₆이 보다 작은 전류를 흐르게 하고 T₁₃및 T₁₄가 보다 큰 전류를 흐르게 하도록 증가된다. 그 결과 트랜지스터 T₁및 T₂의 베이스 전류는 증가한다. 이러한 식으로 측정전류 I_S2와 트랜지스터 T₂를 통하는 정지전류는 트랜지스터 T₁이 턴온되는 범위에 관계없이 명확히 한정된 잔여분 값에 조절된다. 트랜지스터 T₂를 구동시킬 때, 트랜지스터 T₁를 통하는 정지전류는 동일한 잔여분값에 상기와 비슷하게 조절된다.

트랜지스터 T₁및 T₂의 베이스 전류를 무시할 때, 방정식 7로부터 전류 I₁및 I₂는 다음 방정식으로 결정된다 :

상기 방정식으로부터 회로(40)가 트랜지스터 T₁및 T₂를 통하는 전류의 고조파 평균치 값을 기준값과 같은 값에 조절하는 것이 명백하다. 제2a도에서 방정식(11)에 의해 결정된 전류 I₁과 I₂사이의 관계는 도식적으로 도시되어 있다. 제2b도는 증폭기 배열의 출력부(3)에서 전압 V_out의 함수로서 트랜지스터 T₁및 T₂를 통하는 전류 I₁과 I₂의 파형을 도시한다. 비교를 하기 위하여 공지된 회로 배열에서 공지된 회로 배열에서 이를 전류의 파형들을 도면에서 점선으로 도시되어 있다. 이 도면을 보면 알 수 있듯이 구동되지 않은 출력 트랜지스터의 잔여 전류는 매번 일정한 값에 조정된다. 방정식(11)으로부터 잔여 전류는 다음과 같이 주어진다.

이 실시예에서, 잔여 입력신호가 부재시 정지전류의 반과 같다. 이 잔여전류 때문에, 구동되지 않은 트랜지스터는 매번 부분적으로 턴온되고 턴오프되는 것이 방지된다. 결과적으로, 크로스-오버 왜곡은 감소된다. 출력 트랜지스터의 베이스-에미터 전압변화가 작기 때문에, 그에 의해 발생된 왜곡 또한 작다. 제1출력 트랜지스터 T₁은 항상 턴온되기 때문에, 이 트랜지스터의 출력 임피던스의 변화와 그에 의한 전체 증폭기 배열의 변화는 매우 작으므로 그에 의해 발생된 출력신호의 왜곡 또한 작다. 더구나 구동되지 않은 출력 트랜지스터의 소비전력은 그를 통하여 흐르는 잔여전류가 정밀하게 고정되어 있고 실제로 일정하기 때문에 일정하다. 출력 트랜지스터를 통하는 전류의 고주파 평균값과 그에 의한 잔여전류는 에미터 표면 및/또는 바이어스 전류의 비가 다르게 선택한 경우에 다른값에 조정될 수 있다. 더구나 방정식(12)에서 인자1/2은 상술된 통과선형루프에 있는 트랜지스터들에 다른 에미터 표면을 갖게 하므로써 수정할 수 있다.

제3도는 동일 컴포넌트들은 제1도에서와 같은 동일한 참조번호를 갖는 본 발명에 따른 증폭기 배열의 제2실시예를 도시하고 있다. 출력 트랜지스터 T₁은 트랜지스터 T₂₀을 갖는 딜링된 형태로 배열되어 있으며, 반면 콜렉터는 트랜지스터 T₁의 콜렉터에 접속되고, 에미터는 트랜지스터 T₁의 베이스에 접속되며 전류원 In에 의해 제2전원공급단자(2)에 접속된다. 트랜지스터 T₂₀의 베이스는 구동수단(10)의 제1출력(6)에 접속된다. 유사하게, 트랜지스터 T₂는 트랜지스터 T₂₂를 가진 달링턴 구성으로 장치되며, 트랜지스터 T₂₂의 에미터는 전류원 I₉에 의해 제2전원 공급단자(2)에 접속된다. 트랜지스터 T₂₂의 베이스는 트랜지스터 T₂₃과 전류원 I₁₀을 가진 전압플로워에 의해 구동된다. 트랜지스터 T₂₃의 베이스는 구동수단(10)의 제2출력에 접속된다.

달링턴 구성 T₁, T₂₀및 T₂, T₂₂은 매우 큰전류 이득을 가져오면 결과적으로 트랜지스터 T₂₀과 T₂₃내에 매우 작은 베이스 전류를 보장한다.

제3도의 실시예에서, 구동수단의 제1출력(6)은 증폭기(50)의 비반전입력에 접속되는데, 이 증폭기의 반전출력은 증폭기 장치의 출력(3)에 접속된다. 증폭기(50)의 출력은 트랜지스터 T₂₀의 베이스에 접속된다. 증폭기(50)는 달링턴 구성 T₁,T₂₀을 돌아서 부궤환을 하게 된다. 이것은 제거되는 출력 트랜지스터의 비선형성에 기인한 출력전압의 왜곡이 되므로써 출력(3)에서 전압 V_o는 정확하게 구동수단(10)의 출력에서의 전압을 따른다, 트랜지스터 T₁이 본 발명에 따른 정지전류제어의 결과로 항상 턴온되기 때문에 이러한 부궤환은 모든 조건하에서 정확하게 계속해서 기능을 한다.

제4도는 본 발명에 따른 증폭기 장치의 제3실시예를 도시하며 동일 부품은 제3도에서처럼 동일한 참조 번호를 갖는다. 공지된 것처럼 주파수 보상 캐패시터 C₁은 증폭기 장치가 종래 입력 증폭기에 의해 구동되고 증폭기 장치의 입력(4)과 구동수단(10)의 제1출력(6) 사이에 장치된다면, 이득이 안정화된다. 또한 출력(4)은 트랜지스터 T₃₀의 베이스에 접속되는데, 이 트랜지스터의 콜렉터는 전원공급단자(1)에 접속되며 에미터는 전류원 I₁₁에 의해 전원공급단자(2)와 캐패시터 C₂에 의해 구동수단(10)의 제2출력(7)에 접속된다. 캐패시터 C₂는 입력전압 Vin이 고주파수인 경우에 전압 플로우 트랜지스터 T₃₀을 통해 트랜지스터 T₂₃의 베이스에 직접 인가되는 것을 확실하게 한다. 이것은 위상 마진(margin)을 증가시키켜 그래서 증폭기 장치의 안정도를 증가시킨다. 또한 캐패시터 C₁과 C₂는 정지 전류를 제어하는 제어루프를 안정화하는데, 이것은 상기 루프내에 주 극(pole)을 제공하기 때문이다.

상기 실시예에서, 증폭기(50)는 에미터가 전류원 I₁₂을 통해 전원공급단자(2)에 접속된 공통점에 접속되는 두 트랜지스터 T₄₀, T₄₁를 갖고 있는 차동증폭기로 구성된다. 트랜지스터 T₄₀의 베이스는 구동수단(10)의 제1출력(6)에 접속되며 트랜지스터 T₄₁의 베이스는 증폭기 장치의 출력(3)에 접속된다. 트랜지스터 T₄₀의 콜렉터는 전원공급단자(1)에 직접 접속되며 트랜지스터 T₄₁의 콜렉터는 전류원 I₁₃에 의해 정의 전원공급단자(1)와 증폭기(30)의 출력(15)에 접속된다. 상기 출력(15)은 트랜지스터 T₂₀의 베이스에 접속된다. 구동수단(10)의 제1출력(6)은 트랜지스터 T₂의 베이스에 접속되는데 이 트랜지스터의 콜레터는 제1전원공급단자(1)에 접속되며 에미터는 전류원 I₈에 의해 제2전원공급단자(2)와 캐패시터 C₃에 의해 제2전원공급단자(2)에 의해 증폭기(30)의 출력(16)에 접속된다. 증폭기(50)가 큰위상시프트를 나타내는 영역에서, 캐패시터 C₃는 제1출력(6)에서 신호가 트랜지스터 T₂₀의 베이스에 직접 인가되는 것을 확실하게 한다. 제1다이오드 D₁은 트랜지스터 T₄₀의 베이스와 에미터 사이에 장치되며 제2다이오드 D₂는 캐패시터 C₃에 병렬로 장치된다. 상기 다이오드는 증폭기 T₄₀, T₄₁가 고속, 계단과 신호(천이)의 경우에 과구동으로부터 보호한다.

제5도는 본 발명에 따른 증폭기 장치의 제4실시예를 도시하며 제1도에서처럼 동일한 참조부호를 표시한다. 이 장치는 쌍극 트랜지스터 대신에 MOS 전계효과 트랜지스터를 포함한다.

부궤환수단(40)에서 두 개의 트랜스리니어 루프는 다시 분류된다. 트랜지스터 T₅내지 T₁₀을 가진 제1루프에 대해서

V_GST7+V_GST5=V_GST6+V_GST8…………………………………………………(13)

상기 방정식을 가지는데, 상기에 있어서, VGS는 관련된 트랜지스터의 게이트-전압원이다. 트랜지스터 ,T₈,T₆,T_16,T₁₃,T₁₀및 T₉와 제2루프에 대하여 다음 식이 적용된다. 즉,

V_GST8+V_GST6+V_GST13=V_GST9+V_GST10+V_GST16……………………………(14)

네거티브 피드백 루프에서의 강한 네거티브 피드백 때문에, 제2차동 증폭기 T₁₃내지 T₁₆이 항상 평형되는 것이 가정될 수 있으므로, 그것은 다음을 적용할 수 있다. 즉,

V_GST13=V_GST14=V_GST15=V_GST16……………………………………………(14A)

제2트랜스리니얼 루프에 대하여, 예컨대 그것은 다음을 적용한다. 즉,

V_GST9+V_GST10+=V_GST6+V_GST8………………………………………………(15)

동일한 트랜지스터에 대하여, MOS 트랜지스터의 드레인 전류원 I_D및 게이트 전압원 V_GS간의 관계에 2차 방정식을 사용하면,

I_D=1/2β(V_GS-V_T)²…………………………………………………(16)

상기에서, β=기하인수, V_T=트랜지스터의 초기전압

식(13) 및 (15)는 다음과 같이 쓸 수 있다.

여기서, Io(1-a)=트랜지스터 T₅의 도통전류

Io(1-a)=트랜지스터 T₆의 도통전류

식(17)은 다음으로 다시 쓰여질 수 있다.

상기 식을 부가하여 다시 쓸 수 있는데, 기준 전류 I_S1및 I_S2간에 관계가 적용한다. 즉,

상기 식은 논리적인 원 궤적의 1/4을 설명한다. 제6a도는 기준전류 I_S1및 I_S2간의 상기 관계를 나타낸다. I_S1=I_S2로 하여, 그것은 압력전압이 없을 때에 흐르는 측정전류에 대하여 식(20)으로부터 다음과 같이 된다. 즉,

I_S1=I_S2=Io…………………………………………………(21)

비교적 적은 전류에 대하여, 저항기 R₁및 R₂양단 전압은 트랜지스터 T₃및 T₄의 게이트-전압원에 대해서 낮다. N에 동등한 트랜지스터 T₁및 T₃와 트랜지스터 T₂및 T₄의 길이-진폭비에 있어서, 그것은 트랜지스터 T₁및 T₂를 통하여 흐르는 정지전류에 대하여 적용된다. 즉,

I₁=I₂=NIo…………………………………………………(22)

예로, 트랜지스터 T₁이 동작할 때, 식(20)으로부터 뒤따르는데, 트랜지스터 T₂를 통한 정지전류는 다음에 의하여 주어진 잉여값으로 제어된다.

트랜지스터 T₁이 동작할 때, 트랜지스터 T₂를 도통한 전지전류는 잉여값과 동일한 방법으로 제어된다. 증폭기의 출력전압의 함수와 같이 출력 트랜지스터를 도통한 정지전류의 파형은 도해적으로 제6b도에 나타냈다. 상기 실시예에서, 잉여전류는 입력신호가 없을때에 정지전류를 상기와 같은 대체적으로 동등한 0.35배로 한다. 정반대인 실시예에서처럼 동일한 방법에 있어서, 상기는 턴-오프되는 것으로부터 비동작 출력 트랜지스터를 방해하며, 그 것에 의해 왜곡을 야기한다.

제7도는 본 발명에 따른 증폭기 배치의 제5실시예를 나타낸다. 상기 실시예와 다른, 배치는 동일한 형 대신에 정반대인 전도성형의 출력 트랜지스터를 구비한다. 본 배치는 PNP 출력 트랜지스터 T₁및 NPN 출력트랜지스터 T₂를 구비하며, 상기 트랜지스터의 콜렉터-에미터 진로는 제1전력공급단자 1 및 제2전력공급 단자 2사이에 직렬로 배열된다. 트랜지스터 T₁및 T₂의 콜렉터는 배치된 증폭기의 출력단 3에 접속된다.

본 트랜지스터 T₁및 T₂는 동작수단 10에 의해 위상으로 동작된다. 상기 수단은 트랜지스터 T₁₁과 2개의 트랜지스터 T₁₂및 T₁₃을 갖는 차동증폭기로 배치되며 상기 트랜지스터의 베이스-에미터 접속은 병렬로 배열되며, 상기 트랜지스터의 에미터는 전류원 I₁=I의 수단에 의해 전력공급단자 2에 접속되는 공통점에 접속된다. 트랜지스터 T₁의 베이스는 입력전압이 인가되도록 입력단 5에 접속되고, 종래형의 입력 스테이지로부터 시작된다. 트랜지스터 T₁₂및 T₁₃의 공통 베이스는 기준 전압 V_ref를 전달하는 제2입력단 5에 접속된다. 트랜지스터 T₁₂의 콜렉터는 트랜지스터 T₁이 접속되도록 동작수단의 제1출력단 6에 접속되며, 트랜지스터 T₁₃의 콜렉터는 트랜지스터의 베이스가 접속된 제2출력에 접속된다.

증폭기 배열은 트랜지스터(T₁,T₂)를 통하여 정전류를 제어하기 위해 정전류 수단으로 제공한다. 이들 수단은 저항 R₁=R로 베이스-에미터 접합이 트랜지스터(T₁)의 베이스 에미터 접합에 병렬하여 배열되는 PNP 트랜지스터(T₃)로 구성된 제1전류측정수단을 구비한다. 트랜지스터(T₃) 및 저항(R₁)을 통한 전류는 트랜지스터(T₁)을 통한 전류의 정도이다. 분산을 최소화하기 위해서, 트랜지스터(T₃)의 에미터 표면이 트랜지스터의 에미터 표면보다 훨씬 적게 선택된다. 트랜지스터(T₁)가 충분히 턴온되었을때 저항(R₁)은 손실을 보호하기 위해 트랜지스터(T₃)를 통하여 전류의 최대치를 제한한다. 게다가, 정전류수단은 R₂=R로 베이스-에미터 접합이 트랜지스터(T₂)를 베이스-에미터에 병렬하여 정렬되는 트랜지스터(T₄)를 가진 제2전류측정수단을 구비한다. 트랜지스터(T₄)의 콜렉터 전류는 트랜지스터(T₂)를 통한 전류흐름의 정도이다. 이 전류는 저항 R₃=R 양단에 비례하는 전압으로 변환된다.

또한, 정전류 수단은 부궤환수단(40)을 구비하며 상기 수단은 데이터가 전류원 I₂=I₀에 의하여 제2전원단자(2)에 접속되는 공통점(8)에 접속된 것의 두 트랜지스터(T₅,T₆)를 가진 제1미분증폭기로 제공된다. 트랜지스터(T₅)의 베이스(11)는 트랜지스터(T₃)의 에미터에 접속되며 트랜지스터(T₆)의 베이스(12)는 트랜지스터(T₄)의 콜렉터에 접속된다. 또한, 부궤환수단은 전류원 I₃=I₀가 접속된 다이오드 및 저항 R₄=R로써 배열된 트랜지스터(T₁₀)의 직렬배열로 구성되는 기준회로를 구비한다. 부궤환수단(40)은 에미터가 전류원 I₄=2I에 의하여 양 전원단자(2)에 접속된 공통접에 접속되는 두 트랜지스터(T₁₅,T₁₆)를 가진 제2미분증폭기를 구비한다. 트랜지스터(T₁₅)의 베이스는 미분증폭기(T₅,T₆)의 공통점(8)의 접속되며 트랜지스터(T₁₆)의 베이스가 트랜지스터의 에미터에 접속된다.

배열의 동작은 다음으로 설명될 것이다. 두 루프는 수단(40)에서 구별될 것이다. 저항(R₁,R₄) 및 트랜지스터(T₅,T₁₀,T₁₅,T₁₆)로 루프에 대해, 저항(R₃,R₄,T₆,T₁₀,T₁₅,T₁₆)으로 루프에 대해, 미분증폭기(T₁₅,T₁₆)가 부궤환에 기인하여 평형될 것이라는 것을 가정하여 방정식은

I_S1·R＋V_BET5=Io·R＋V_BET10……………………………………………(24)

I_S2·R＋V_BET6=Io·R＋V_BET10……………………………………………(25)

여기서, I_S1=저항 R₁을 통한 전류

I_S2=저항 R₃을 통한 전류

트랜지스터(T₁,T₂)를 통한 전류(I₁,I₂) 사이의 관계 및 측정전류(I_S1,I_S2)는 다음과 같이 주어진다.

I₁=NI_S1·e^RI _S1/VT ……………………………………………………(26)

I₁=NI_S2·e^RI _S2/VT ……………………………………………………(27)

베이스-에미터 전압과 트랜지스터의 콜렉터 전류 사이의 공지된 관계로 방정식(24,25)에 대해 다음과 같이 주어진다.

이들 방정식으로 다음 관계식은 트랜지스터(T₅,T₆)를 통한 전류에 대한 해에 의하여 획득될 것이다.

I_T5=[I₀·e^IoR/Vr]·e^-I _S2·R/V_r……………………………………………(30)

I_T6=[I₀·e^IoR/Vr]·e^-I _S1·R/V_r……………………………………………(31)

I_T5＋I_T6=Io …………………………………………………………(32)

만약 방정식(32)이 방정식(30,31)로 결합된다면, 측정전류(I_S1,I_S2) 사이의 관계식은 다음과 같이 획득될 것이다.

e^-IS1·^R/Vr+e-1 _S2·^R/Vr=e^-Io·^R/Vr…………………………………(33)

방정식(26) 및 방정식(27)을 상기 방정식에 대입하면, 출력전류 I₁과 I₂이의 관계식을 얻을 수 있다. 그러나, 상기 방정식은 단순한 해석 관계식으로 주어지지 않는다. 증폭기 배열의 출력전압 V_o의 함수로서 출력 전류의 파형은 제8도에 도시되어 있다.

입력전압이 없을 경우의 트랜지스터 T₁및 T₂의 영입력 전류는 둘다 똑같이 커지므로, 또한 I_S1=I_S2을 유지한다. 방정식(32)에서 다음 방정식

I_S1=I_S2=Io＋V_T/R·I_n2………………………………………………(34)

을 유도할 수 있다.

방정식(26) 또는 (27)의 보조로 트랜지스터 T₁및 T₂의 영입력전류의 값

을 유도한다.

다른 출력 트랜지스터가 구동될때 출력 트랜지스터의 잔류전류를 계산하기 위해서는 구동된 출력 트랜지스터의 측정전류, 즉 I_S2는 방정식(32)에서 매우 크게 되도록 가정한다. 이 측정전류는

I_S1=I …………………………………………………………(36)

이 된다.

방정식(26)으로 출력 트랜지스터 T₁을 통과한 잔류전류는

Ir=NIo·e^Io·R/Vr……………………………………………… (37)

만약 방정식(35)이 방정식(34)과 비교하면, 잔류 전류가 IoRVr일때 입력전압이 없을 경우의 영입력 전류의 2배만큼 실제로 크게 나타난다. 배열의 제어 동작은 실제로 제1도의 배열의 제어동작과 같다. 제7도의 배열에 있어서, 커패시터 C₁은 트랜지스터 T₁의 베이스와 콜렉터 사이에 배열되고, 캐패시터 C₂는 트랜지스터 T₂의 베이스와 콜렉터 사이에 배열되며, 캐패시터 C₃는 트랜지스터 T₁의 베이스와 콜렉터 사이에 배열된다. 상기 캐패시터는 제4도의 실시예에 있어서 캐패시터 C₁, C₂및 C₃처럼 같은 기능을 수행한다. 또한, 상기 실시예에 있어서 구동하지 않는 출력 트랜지스터의 영입력 전류가 일정한 잔류값으로 제어되며, 고조파 왜곡의 발생을 방지한다.

제7도의 배열은 또한 쌍극성 트랜지스터 대신에 전계효과 트랜지스터를 구비하는 것이 명백하다.

본 발명은 상기 실시예에 극한되지 않는다. 상기 제1 및 제2전류측정수단은 어떤 다른 방법으로 구성될 수 있으며, 제공된 측정수단은 제1 및 제2출력 트랜지스터를 흐르는 전류의 측정인 전류를 발생한다. 구동수단은 또한 다른 방법으로 구성될 수 있으며, 제공된 구동수단은 펄스-펄스 모드로 제1 및 제2출력 트랜지스터를 구동한다. 본 발명에 따른 증폭기 배열의 실시예는 쌍극성 트랜지스터와 함께 완전히 구성되거나, 그들이 단극성 트랜지스터와 함께 완전히 구성된다. 또한 단극성과 쌍극성 트랜지스터 둘다 모드 증폭기 배열을 구성할 수 있다.

Claims

제1주 단자, 제2주 단자 및 제어단자를 각각 가지며, 주전류 경로가 두 개의 전원 공급 단자 사이에 직렬로 배열되고 부하에 접속시키기 위한 출력에 결합되는 제1 및 제2출력 트랜지스터와, 제1 및 제트랜지스터를 구동시키며, 입력 신호, 제2입력, 제1트랜지스터의 제어 단자에 결합된 제1출력과 제2트랜지스터의 제어 단자에 결합된 제2출력을 인가시키기 위한 제1입력을 갖는 구동 수단과, 정지 전류가 제1 및 제2출력 트랜지스터를 통하여 흐를 수 있도록 하며, 제1 및 제2출력 트랜지스터 각각을 통하여 흐르는 전류의 측정치인 제1 및 제2측정 전류를 발생시키기 위한 제1 및 제2전류측정수단을 가지며, 제1 및 제2측정전류에 의해서 제1 및 제2출력 트랜지스터를 통하여 흐르는 정지전류를 제어하기 위한 궤환 수단을 갖는 정지 전류 수단을 포함하는 증폭 장치에 있어서, 상기 궤환 수단이 제1주 단자와 제2주 단자 및 제어 단자를 각각 갖는 제3 및 제4트랜지스터를 갖춘 제1차동 증폭기와, 제1주 단자, 제2주 단자 및 제1주 단자에 결합된 제어단자를 가진 제5트랜지스터 및 제2전류 소스를 포함하는 기준 회로와, 적어도 하나의 제1주 단자, 적어도 하나의 제2주 단자 및 제어 단자를 각각 제5 및 제7트랜지스터를 가진 제2차동 증폭기를 포함하는데, 상기 제2주 단자는 제1전류 소스에 결합된 공통점에 결합되고, 제3트랜지스터의 제어단자는 제1측정 전류에 비례하는 전압을 전달시키기 위한 제1점에 결합되고, 제4트랜지스터의 제어 단자는 제2측정 전류에 비례하는 전압을 전달시키기 위한 제2점에 결합되며, 제6트랜지스터의 제어 단자가 제5트랜지스터의 제2주 단자에 결합되고, 제7트랜지스터의 제어 단자가 제1차동 증폭기의 공통점에 결합되고, 제6 및 제7트랜지스터의 두 개의 제1주 단자가 상기 구동 수단의 제1 및 제2출력에 결합되는 것을 특징으로 하는 증폭 장치.
제1항에 있어서, 제1 및 제2출력 트랜지스터는 동일한 전도형이고, 제6 및 제7트랜지스터가 각각 두개의 제1 주 단자를 가지며, 제6트랜지스터의 하나의 제1주 단자가 상기 구동 수단의 제1출력에 결합되고, 제6트랜지스터의 다른 제1주 단자가 상기 구동 수단의 제2출력에 결합되는 것을 특징으로 하는 증폭 장치.
제1항 또는 제2항에 있어서, 제1전류 측정은 수단은 제1주 단자, 제8주 단자 및 제어 단자를 가진 제8트랜지스터를 포함하며, 제어 단자 및 제2주 단자는 각각 제1출력 트랜지스터에 제어 단자 및 제2주 단자에 결합되고, 제2전류 측정 수단은 제1주 단자, 제2단자 및 제어 단자를 가진 제9트랜지스터를 포함하며, 제어 단자 및 제2주 단자는 각각 제2출력 트랜지스터의 제어 단자 및 제2주 단자에 결합되는 것을 특징으로 하는 증폭 장치.
제3항에 있어서, 제8트랜지스터의 제2주 단자가 제1저항에 의해서 제1출력 트랜지스터의 제2주 단자에 결합되고, 제9트랜지스터의 제2주 단자는 제2저항에 의해서 제2출력 트랜지스터의 제2주 단자에 결합되는 것을 특징으로 하는 증폭 장치.
제3항 또는 제4항에 있어서, 상기 제8트랜지스터의 제1주 단자가 제1주 단자, 제2주 단자 및 제어 단자를 갖는 제10트랜지스터에 의해서 제1전원 공급 단자에 결합되고, 상기 제10트랜지스터의 제1주 단자는 상기 트랜지스터의 제어 단자에 결합되며, 제2주 단자는 제1측정 전류에 비례하는 전압을 전달하기 위한 제1점을 구성하고, 상기 제9트랜지스터의 제1주 단자는 제1주 단자, 제2주 단자 및 제어 단자를 갖는 제11트랜지스터에 의해서 상기 제2전원 공급 단자에 결합되고, 상기, 제11트랜지스터의 제1주 단자는 상기 트랜지스터의 제어 단자에 결합되며, 제2주 단자는 제2측정 전류에 비례하는 전압을 전달하기 위한 제2점을 구성하며, 상기 제5트랜지스터의 제1주 단자는 제1주 단자, 제2주 단자 및 제어 단자를 갖는 제12트랜지스터에 의해서 제1전원 공급 단자에 결합되고, 상기 제1주 단자는 상기 트랜지스터의 제어 단자에 결합되는 것을 특징으로 하는 증폭 장치.
제1항, 제2항, 제3항, 제4항 또는 제5항에 있어서, 상기 구동 수단이 제1주 단자, 제2주 단자 및 제어단자를 각각 갖는 제13 및 제14트랜지스터를 가진 제3차동 증폭기를 포함하며, 상기 제13트랜지스터의 제어 단자 및 제1주 단자가 상기 구동 수단의 제1입력 및 제1출력을 각각 결합되고, 상기 제14트랜지스터의 제어 단자 및 제1주 단자는 상기 구동 수단의 제2입력 및 제2출력에 각각 결합되는 것을 특징으로 하는 증폭 장치.
제6항에 있어서, 상기 구동 수단의 제1입력 및 제1출력 사이에 제1캐패시터가 배열되는 것을 특징으로 하는 증폭 장치.
제6항 또는 제7항에 있어서, 상기 구동 수단의 제1입력이 전압 플로워로서 배열된 제15트랜지스터의 입력에 결합되며, 상기 제15트랜지스터의 출력은 제2캐패시터에 의해서 상기 구동 수단의 제2출력에 결합되는 것을 특징으로 하는 증폭 장치.
제2항 내지 제8항중 어느 한 항에 있어서, 상기 구동 수단의 제1출력이 증폭기의 비반전 입력에 결합되며, 상기 증폭기의 반전 입력은 상기 증폭 장치의 출력에 결합되고 상기 증폭기의 출력은 제1출력 트랜지스터의 제어 단자에 결합되는 것을 특징으로 하는 증폭 장치.
제9항에 있어서, 상기 증폭기가 제어 단자와 제1 및 제2주 단자를 각각 갖춘 제16 및 제17트랜지스터를 가진 제4차동 증폭기로 구성되며, 상기 제16트랜지스터의 제어 단자는 비반전입력에 결합되고, 상기 제17트랜지스터의 제어 단자는 반전 입력에 결합되며, 상기 제17트랜지스터의 제1주 단자는 증폭기의 출력 및 전류 소스에 결합되는 것을 특징으로 하는 증폭 장치.
제9항 또는 제10항에 있어서, 상기 구동 수단의 제1입력은 전압 플로워 회로의 입력에 결합되며, 이 전압 플로워 회로의 출력은 제3캐패시터에 의해 제2출력 트랜지스터의 제어 단자에 결합되는 것을 특징으로 하는 증폭 장치.
제11항에 있어서, 제1다이오드가 제3캐패시터와 병렬로 배열되고, 제2다이오드가 제16트랜지스터의 제어 단자와 제2주 단자 사이에 배열되는 것을 특징으로 하는 증폭 장치.
제2항 내지 제12항중 어느 한 항에 있어서, 상기 트랜지스터는 바이폴라 트랜지스터인 것을 특징으로 하는 증폭 장치.
제2항 내지 제12항중 어느 한 항에 있어서, 상기 트랜지스터는 전계 효과 트랜지스터인 것을 특징으로 하는 증폭 장치.
제1항에 있어서, 상기 제1 및 제2출력 트랜지스터가 반대 도전형으로 이루어지고, 상기 제6 및 제7트랜지스터가 제1주 단자를 각각 가지며, 상기 제6트랜지스터의 제1주 단자가 상기 구동 수단의 제1출력에 결합되고 상기 제7트랜지스터의 제1주 단자는 상기 구동 수단의 제2출력에 결합되는 것을 특징으로 하는 증폭 장치.
제15항에 있어서, 제1전류측정수단은 제1주 단자, 제2주 단자 및 제어 단자를 갖는 제8트랜지스터를 포함하는데, 상기 제어 단자는 제1출력 트랜지스터의 제어 단자에 결합되고, 상기 제2주 단자는 제1저항에 의해 제1출력 트랜지스터의 제2주 단자에 결합되며, 제8트랜지스터의 상기 제2주 단자는 제1측정 전류에 비례하는 전압을 전달하기 위한 제1점을 구성하고, 제2전류측정수단은 제1주 단자, 제2주 단자 및 제어 단자를 갖는 제9트랜지스터를 포함하는데, 상기 제어 단자는 제2출력 트랜지스터의 제어 단자에 결합되고, 상기 제2주 단자는 제2저항에 의해 제2출력 트랜지스터의 제2주 단자에 결합되며, 제9트랜지스터의 제1주 단자는 제3저항에 의해 제1전원공급단자에 결합되고, 제9트랜지스터의 상기 제1주 단자는 제2측정 전류에 비례하는 전압을 전달하기 위한 제2점을 구성하며, 제5트랜지스터의 제1주 단자는 제4저항에 의해 제2전원공급단자에 결합되는 것을 특징으로 하는 증폭 장치.
제1항, 제15항 또는 제16항에 있어서, 상기 구동 수단은 제1주 단자, 제2주 단자 및 제어 단자를 갖는 제10트랜지스터 및, 두개의 제1주 단자. 두개의 제2주 제어 단자를 갖는 제1트랜지스터를 갖춘 제3차분증폭기를 포함하는데, 제10트랜지스터의 제어 단자는 구동 수단의 제1입력에 결합되고, 제어 단자 및 두개의 제1주 단자는 구동 수단의 제2입력과 제1 및 제2출력에 각각 결합되는 것을 특징으로 하는 증폭 장치.
제17항에 있어서, 제1캐패시터는 제10트랜지스터의 제1주 단자 및 제1입력 사이에 배열되는 것을 특징으로 하는 증폭 장치.
제16항, 제17항 또는 제18항에 있어서, 상기 제2캐패시터는 제1출력 트랜지스터의 제어 단자 및 상기 출력 사이에 배열되고, 제3캐패시터는 제2출력 트랜지스터의 제어 단자 및 상기 출력 사이에 배열되는 것을 특징으로 하는 증폭 장치.
제15항 내지 제19항중 어느 한 항에 있어서, 상기 트랜지스터는 바이폴라 트랜지스터인 것을 특징으로 하는 증폭 장치.