KR970004059A - 횡형 트랜지스터 및 그 제조 방법 - Google Patents
횡형 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR970004059A KR970004059A KR1019950015445A KR19950015445A KR970004059A KR 970004059 A KR970004059 A KR 970004059A KR 1019950015445 A KR1019950015445 A KR 1019950015445A KR 19950015445 A KR19950015445 A KR 19950015445A KR 970004059 A KR970004059 A KR 970004059A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- layer
- forming
- emitter
- conductivity type
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 239000012535 impurity Substances 0.000 claims abstract 7
- 238000005530 etching Methods 0.000 claims abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims 6
- 239000004065 semiconductor Substances 0.000 claims 4
- 238000000206 photolithography Methods 0.000 claims 1
- 239000007788 liquid Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 횡형 트랜지스터 및 그 제조 방법에 관한 것으로서, 채널 스토퍼의 농도 조절을 가능케하여 트랜지스터의 크기를 줄일 수 있도록 채널 스토퍼를 에미터와 콜렉터 사이에 형성한 횡형 트랜지스터를 제공하기 위하여, 에미터층 및 콜렉터층과 산화막을 덮도록 감광막을 덮고 현상한 후 에미터층 부분의 가운데에 제1도전형 불순물을 고농도로 이온 주입하여 p+형 에미터층을 형성하는 단계와, 이미 형성한 감광액 패턴을 마스크로 하여 산화막을 식각한 후 제2도전형 불순물을 이온 주입하여 채널 스토퍼를 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따라 형성한 횡형 트랜지스터의 단면도이고, 제4도는 상기 제3도의 평면도이고, 제5의 (가)~(바)는 본 발명의 실시예에 따른 형성한 횡형 트랜지스터의 제조방법의 순서를 나타낸 단면도이다.
Claims (5)
- 제1도전형 반도체 기판, 상기 기판에 형성되어 있는 제2도전형의 베이스 영역, 상기 베이스 영역에 형성되어 있는 제2도전형의 에미터 영역, 상기 에미터 영역의 양쪽에 상기 에미터 영역과 분리되어 형성되어 있는 제1도전형의 콜렉터 영역, 상기 에미터 영역의 중앙에 형성되어 있으며 상기 에미터 영역 보다 고농도인 제1도전형의 고농도 에미터 영역, 상기 베이스 영역과 상기 기판의 접합부와 상기 콜렉터 영역 사이의 상기 베이스 영역에 형성되어 있는 제2도전형의 제1채널 스토퍼, 상기 고농도 에미터 영역 상부에 형성되어 있는 제2도전형의 제2채널 스토퍼를 포함하는 것을 특징으로 하는 횡형 트랜지스터.
- 제1항에 있어서, 상기 기판의 상부에 섬 모양으로 형성되어 있는 제2도전형 매입층을 더 포함하는 것을 특징으로 하는 횡형 트랜지스터.
- 제1항 또는 제2항에 있어서, 상기 제1도전형은 p형이고, 상기 제2도전형은 n형인 것을 특징으로 하는 횡형 트랜지스터.
- 제1도전형 반도체 기판에 제2도전형 불순물을 고농도로 확산시켜 매입층을 형성하는 단계와, 상기 매입층의 상부에 제2도전형 에피층을 형성하고, 제1도전형 반도체 기판에 제1도전형 불순물을 고농도로 확산시켜 절연층을 형성하는 단계와, 상기 제2도전형 에피층과 상기 절연층의 상부에 산화막을 형성한 다음 식각한 후,제1도전형 불순물을 이온 주입하여 횡형 pnp트랜지스터의 에미터층 및 콜렉터층을 형성하는 단계와, 상기 에미터층 및 콜렉터층과 산화막을 덮도록 감광막을 덮고 현상한 후 에미터층 부분의 가운데에 제1도전형 불순물을 고농도로 이온 주입하여 고농도 제1도전형 에미터층을 형성하는 단계와, 이미 형성한 감광액 패턴을 마스크로 하여 산화막을 식각한 후 제2도전형 불순물을 이온 주입하여 채널 스토퍼를 형성하는 단계와, 상기 감광막을 없애고 산화막을 전면 도포한 후, 다시 사진 식각하여 제2도전형의 베이스 영역을 형성하는 단계로 이루어지는 것을 특징으로 하는 횡형 트랜지스터의 제조 방법.
- 제4항에 있어서, 상기 제1도전형은 p형이고, 상기 제2도전형은 n형인 것을 특징으로 하는 횡형 트랜지스터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015445A KR0175378B1 (ko) | 1995-06-12 | 1995-06-12 | 횡형 바이폴라 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015445A KR0175378B1 (ko) | 1995-06-12 | 1995-06-12 | 횡형 바이폴라 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970004059A true KR970004059A (ko) | 1997-01-29 |
| KR0175378B1 KR0175378B1 (ko) | 1999-02-01 |
Family
ID=19416919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950015445A KR0175378B1 (ko) | 1995-06-12 | 1995-06-12 | 횡형 바이폴라 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0175378B1 (ko) |
-
1995
- 1995-06-12 KR KR1019950015445A patent/KR0175378B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0175378B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| KR960002884A (ko) | 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법 | |
| KR970060534A (ko) | 전력반도체장치 및 그의 제조방법 | |
| US3873989A (en) | Double-diffused, lateral transistor structure | |
| KR960032731A (ko) | BiCMOS 반도체장치 및 그 제조방법 | |
| KR910007133A (ko) | 고 성능 BiCMOS 회로를 제조하는 방법 | |
| KR930001456A (ko) | 자기 정합된 플레이너 모놀리딕 집적회로의 종적 트랜지스터 프로세스 | |
| KR920001655A (ko) | 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법 | |
| KR970077166A (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| US4456918A (en) | Isolated gate JFET structure | |
| KR920017279A (ko) | Mos형 반도체장치 및 그 제조방법 | |
| US5837553A (en) | Method of making high voltage, junction isolation semiconductor device having dual conductivity type buried regions | |
| US4495694A (en) | Method of fabricating an isolated gate JFET | |
| US6114746A (en) | Vertical PNP transistor and relative fabrication method | |
| KR970004059A (ko) | 횡형 트랜지스터 및 그 제조 방법 | |
| US5478760A (en) | Process for fabricating a vertical bipolar junction transistor | |
| KR930005106A (ko) | 마스크롬의 제조방법 | |
| KR100267898B1 (ko) | 머어지드단일폴리실리콘바이폴라npn트랜지스터구조물및제조방법 | |
| KR0152897B1 (ko) | 바이폴라소자 및 그 제조방법 | |
| KR0163924B1 (ko) | 수평형 트랜지스터 및 그 제조방법 | |
| KR0145118B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 | |
| KR0161893B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR100255126B1 (ko) | 수평형 바이폴라 트랜지스터 및 그의 제조방법 | |
| KR0175407B1 (ko) | 세 개의 에미터 영역을 가진 수평형 트랜지스터 및 제조 방법 | |
| RU2065225C1 (ru) | Способ изготовления биполярного транзистора с объединенным затвором |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111028 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |