KR960039628A - 포스트 차지 로직에 의한 입력버퍼 - Google Patents

포스트 차지 로직에 의한 입력버퍼 Download PDF

Info

Publication number
KR960039628A
KR960039628A KR1019950008132A KR19950008132A KR960039628A KR 960039628 A KR960039628 A KR 960039628A KR 1019950008132 A KR1019950008132 A KR 1019950008132A KR 19950008132 A KR19950008132 A KR 19950008132A KR 960039628 A KR960039628 A KR 960039628A
Authority
KR
South Korea
Prior art keywords
input buffer
control switch
input
signal
logic
Prior art date
Application number
KR1019950008132A
Other languages
English (en)
Other versions
KR0144486B1 (ko
Inventor
손진승
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950008132A priority Critical patent/KR0144486B1/ko
Publication of KR960039628A publication Critical patent/KR960039628A/ko
Application granted granted Critical
Publication of KR0144486B1 publication Critical patent/KR0144486B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명의 포스트 차지 로직에 의한 입력버퍼는 입력신호가 하이에서 로우로 전이하는 시간과 첫번째 C MOS 인터버에 접속된 엔모스트랜지스터를 구동하는 신호가 하이에서 로우로 전이하는 시간의 불일치로 생성되는 전류경로의 형성을 방지하기 위하여 외부로부터의 입력신호를 완충하는 두개의 C MOS 인버터중 첫번째 C MOS 인버터에 엔모스트랜지스터를 직렬로 연결하여 전류 경로가 생기는 시간동안에 엔모스트랜지스터를 오프시켜 전류경로가 생기는 것을 방지함으로써, 불필요한 전력소모를 감소하였으며 반도체 메모리 장치의 동작 성능의 개선에 기여하였다.

Description

포스트 차지 로직에 의한 입력버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 포스트 차지 로직에 의한 입력 버퍼, 제4도는 제3도에 관련된 신호를 도시한 타이밍도.

Claims (5)

  1. 입력라인 및 임의의 접속점 사이에 접속되어 상기 입력라인으로부터의 신호를 반전 및 완충하기 위한 제1인버터와, 상기 접속점 및 출력라인 사이에 접속되는 적어도 1개이상의 인버터와, 상기 제1전원전압으로부터의 전압을 상기 접속점쪽으로 절환하기 위한 제1제어용 스위치와, 상기 입력라인에 접속된 상기 인버터를 제2전원전압원에 선택적으로 접속시키기 위한 제2제어용 스위치와, 상기 출력라인상의 신호를 지연 및 귀환시켜서 상기 제1제어용 스위치를 제어하는 귀환루프와, 상기 귀환루프로부터의 신호와 상기 입력라인으로부터의 입력신호의 논리값에 따라 상기 제2제어용스위치를 제어하는 논리연산수단을 구비한 것을 특징으로 하는 포스트 차지 로직에 의한 입력버퍼.
  2. 제1항에 있어서, 상기 제1제어용 스위치가 피모스트랜지스터인 것을 특징으로 하는 포스트 차지 로직에 의한 입력버퍼.
  3. 제1항에 있어서, 상기 재2제어용 스위치가 엔모스트랜지스터인 것을 특징으로 하는 포스트 차지 로직에 의한 입력버퍼.
  4. 제1항에 있어서, 상기 귀환루프가 적어도 하나 이상의 인버터가 직렬로 적속된 것을 특징으로 하는 포스트 차지 로직에 의한 입력버퍼.
  5. 제1항에 있어서, 상기 논리연산수단이 NAND게이트인 것을 특징으로 하는 포스트 차지 로직에 의한 입력 버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950008132A 1995-04-07 1995-04-07 포스트 차지 로직에 의한 입력 버퍼 KR0144486B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008132A KR0144486B1 (ko) 1995-04-07 1995-04-07 포스트 차지 로직에 의한 입력 버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008132A KR0144486B1 (ko) 1995-04-07 1995-04-07 포스트 차지 로직에 의한 입력 버퍼

Publications (2)

Publication Number Publication Date
KR960039628A true KR960039628A (ko) 1996-11-25
KR0144486B1 KR0144486B1 (ko) 1998-08-17

Family

ID=19411752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008132A KR0144486B1 (ko) 1995-04-07 1995-04-07 포스트 차지 로직에 의한 입력 버퍼

Country Status (1)

Country Link
KR (1) KR0144486B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444316B1 (ko) * 1997-12-24 2004-10-14 주식회사 하이닉스반도체 반도체 메모리장치의 입력버퍼

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444316B1 (ko) * 1997-12-24 2004-10-14 주식회사 하이닉스반도체 반도체 메모리장치의 입력버퍼

Also Published As

Publication number Publication date
KR0144486B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
KR100310493B1 (ko) 링 발진기 및 지연 회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
KR970051206A (ko) 저전력용 센스앰프회로
US4996449A (en) Output circuit having high speed operation and low power dissipation
KR0163775B1 (ko) 출력 트랜지스터에 연결된 게이트 전류제어 트랜지스터의 게이트 전압 제어 회로를 갖는 출력 버퍼 회로
US6043691A (en) Pulse shaper circuit
JP3652793B2 (ja) 半導体装置の電圧変換回路
KR940008074A (ko) 반도체 집적 회로
KR19980058191A (ko) 저전력 소비 입력 버퍼
KR940010531A (ko) 전력 전압보다 작은 진폭을 갖는 입력 신호를 위한 버퍼 회로
KR870000805A (ko) 저전력작동 입력버퍼회로
KR960039628A (ko) 포스트 차지 로직에 의한 입력버퍼
KR970067354A (ko) 어드레스 천이 검출 회로
JPH05122049A (ja) 出力バツフア回路
KR940004967A (ko) 노이즈 경감 회로를 갖는 출력 버퍼 회로
KR0170309B1 (ko) 반도체 장치의 출력단 버퍼
KR100356070B1 (ko) 이중 안정 래치를 가지는 반도체 장치의 파워-업 회로
KR970013802A (ko) 출력 버퍼 회로
KR0152352B1 (ko) 논리 레벨 천이기
KR0157956B1 (ko) 출력 버퍼회로
KR100399438B1 (ko) 메모리 소자의 고전압 출력 장치
KR980006885A (ko) 스큐 로직에 의한 입력버퍼
KR100272526B1 (ko) 에이티디 펄스 발생장치
KR20020057294A (ko) 스위칭 노이즈를 감소시킨 씨모스 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060320

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee