KR960036856A - 디지탈신호처리기 보오드의 버스고장 점검회로 - Google Patents
디지탈신호처리기 보오드의 버스고장 점검회로 Download PDFInfo
- Publication number
- KR960036856A KR960036856A KR1019950005461A KR19950005461A KR960036856A KR 960036856 A KR960036856 A KR 960036856A KR 1019950005461 A KR1019950005461 A KR 1019950005461A KR 19950005461 A KR19950005461 A KR 19950005461A KR 960036856 A KR960036856 A KR 960036856A
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- data
- address
- digital signal
- signal processor
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
DSP 보오드에 관한 기술이다.
2. 발명이 해결하려고 하는 기술적 과제
DSP 보오드내 어드레스버스 및 데이타버스의 고장유무 점검
3. 발명의 해결방법의 요지
DSP 보오드에 실제 설계하지 않는 여분의 메모리영역과 버퍼영역을 활용하여 어드레스버스와 데이타버스의 고장유무를 검사하는 모듈 즉 버스고정점검부(20)를 하드웨어적으로 설계하여 버스들의 고장기능을 점검한다.
4. 발명의 중요한 용도
DSP칩이 내장된 보오드의 모듈 및 어드레스버스/데이타버스의 고장유무 점검
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 버스고장점검부(20)가 포함된 본 발명의 DSP 보오드의 기본구조 블럭도.
Claims (7)
- 디지탈신호 처리기 보오드에 있어서, 미리 예정된 신호처리기능 및 버스고장유무 검사에 대응된 버스 검사제어를 수행하는 디지탈신호 처리기와, 상기 디지탈신호 처리기를 데이타버스 및 어드레스버스로 구성된 제1 버스통로와 제2 버스통로를 상기 버스 검사 제어에 응답하여, 제1, 제2 스위칭 제어하는 스위칭수단과, 상기 스위칭수단의 제1 스위칭제어에 의해 상기 제1 버스통로와 연결되며 상기 디지탈 신호 처리기의 신호처리 보조기능을 수행하기 위한 주변장치수단과, 상기 스위칭수단의 제2 스위칭제어에 의하여 상기 제2 버스통로와 연결되며 상기 디지탈신호처리기의 상기 버스검사제어에 의해 미리 예정된 데이타 및 소정 래치된 어드레스를 상기 제2 버스통로를 통해 상기 디지탈 신호처리기로 출력하는 버스고장점검수단으로 구성함을 특징으로 하는 DSP 보오드.
- 제1항에 있어서, 상기 버스고장점검수단은 미리 예정된 다수의 데이타들을 임시 저장하며 상기 디지탈신호처리의 데이타 래치제어에 응답하여 상기 다수의 데이타들을 상기 제2 버스통로의 데이타버스를 통하여 상기 디지탈신호처리기로 출력하는 데이타버스점검부와, 상기 디지탈신호처리기의 어드레스래치 제어에 응답하여 상기 제2 버스통로의 어드레스버스의 소정 어드레스를 래치하여 상기 데이타버스를 통하여 상기 디지탈 신호처리기로 출력하는 어드레스데이타버스점검부로 구성함을특징으로 하는 DSP 보오드.
- 제1항 또는 제2항에 있어서, 상기 디지탈신호처리기의 버스검사제어에 대응하는 신호를 디코딩하여 상기 버스고장점검수단에 제공하는 디코딩부를 더 구비함을 특징으로하는 DSP 보오드.
- 제2항에 있어서, 상기 데이타버스점검부는 래치로 구성함을 특징으로 하는 DSP 보오드.
- 제2항에 있어서, 상기 어드레스 점검부는 상기 어드레스를 상기 디지탈신호처리기에, 제1 래치제어에 의하여 래치 출력하는 래채와, 상기 래치출력되는 어드레스를 상기 디지탈신호처리기의 제2래치제어에 의하여 상기 제2 버스통로의 데이타버스로 출력하는 버퍼로 구성함을 특징으로 하는 DSP 보오드.
- 디지탈신호 처리기 보오드의 어드레스버스 및 데이타버스를 점검하는 회로에 있어서, 소정 버스검사 제어에 대응하는 신호를 디코딩하여 제1, 제2 디코딩신호로 출력하는 디코딩부와, 미리 예정된 다수의 데이타들을 임시 저장하며 상기 제1 디코딩신호에 응답하여 상기 다수의 데이타들을 상기 데이타버스를 통하여 출력하는 데이타버스점검부와, 상기 제2 디코딩신호에 응답하여 상기 어드레스버스의 소정 어드레스를 래치하여 상기 데이타버스를 통하여 출력하는 어드레스버스점검부와, 상기 디코딩부를 제어하며 상기 데이타버스를 통하여 인입되는 데이타 또는 어드레스를 미리 예정된 데이타 또는 어드레스와 비교분석하는 버스고장 검사 처리부로 구성함을 특징으로하는 버스고장 점검회로.
- 제6항에 있어서, 상기 데이타버스 점검부는 다수의 풀업저항 및 풀다운저항에 의하여 상기 미리 예정된 다수의 데이타들을 임시저장하는 래치로 구성함을 특징으로 하는 버스고장점검회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950005461A KR960036856A (ko) | 1995-03-16 | 1995-03-16 | 디지탈신호처리기 보오드의 버스고장 점검회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950005461A KR960036856A (ko) | 1995-03-16 | 1995-03-16 | 디지탈신호처리기 보오드의 버스고장 점검회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960036856A true KR960036856A (ko) | 1996-10-28 |
Family
ID=66549437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950005461A KR960036856A (ko) | 1995-03-16 | 1995-03-16 | 디지탈신호처리기 보오드의 버스고장 점검회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960036856A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483423B1 (ko) * | 1997-11-18 | 2005-09-14 | 매그나칩 반도체 유한회사 | 버스테스트장치 |
-
1995
- 1995-03-16 KR KR1019950005461A patent/KR960036856A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483423B1 (ko) * | 1997-11-18 | 2005-09-14 | 매그나칩 반도체 유한회사 | 버스테스트장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900015323A (ko) | 반도체 기억장치 | |
| KR920008598A (ko) | 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템 | |
| KR100675292B1 (ko) | 반도체 메모리 장치 및 이를 구비하는 메모리 시스템 | |
| KR950015397A (ko) | 반도체 메모리장치의 멀티비트 테스트회로 및 그 방법 | |
| KR950009279A (ko) | 메모리 시험을 실시하는 반도체 메모리 장치 | |
| US4891809A (en) | Cache memory having self-error checking and sequential verification circuits | |
| KR960036856A (ko) | 디지탈신호처리기 보오드의 버스고장 점검회로 | |
| KR970007572A (ko) | 컴퓨터 확장 슬롯의 전원 제어 회로 | |
| KR960001987A (ko) | 내부 및 외부 메모리 상황을 모니터하기 위한 겸용 터미널을 갖춘 데이타 프로세서 | |
| KR910008568A (ko) | 퍼스널 컴퓨터 패리티 체크 시스템 | |
| KR910001545A (ko) | Cpu 코어 | |
| JPH06138191A (ja) | 半導体集積回路 | |
| JPH06110721A (ja) | メモリ制御装置 | |
| KR930004862A (ko) | 듀얼포트 메모리를 이용한 이중화 인터페이스 장치 | |
| KR980007342A (ko) | 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치 | |
| KR950013295A (ko) | 이중화 시스템 | |
| KR940003617B1 (ko) | Emi발생 최소화용 키입력 방법 및 회로 | |
| KR890001105A (ko) | 컴퓨터시스템의 신뢰도를 향상시키기위한 메모리회로 | |
| KR910012874A (ko) | 스눕인터페이스 서브 유니트 | |
| KR940017177A (ko) | 신호 처리 이중화 회로 | |
| KR970066783A (ko) | 디지탈 출력보드의 이중화 장치 및 방법 | |
| KR950020231A (ko) | 프로세서 보드 이중화를 위한 듀얼 쓰기 방법 및 장치 | |
| KR970049309A (ko) | 컴퓨터 시스템의 입출력 핀수 확장 장치 | |
| KR970023461A (ko) | 반도체 기억장치의 리던던시 구조 | |
| KR900005832A (ko) | 전전자식 교환기의 가입자선로 테스트용 릴레이 매트릭스 구동회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |