KR960036338A - 가변 분주비를 설정하는 장치 및 방법과 이를 활용한 장치 - Google Patents
가변 분주비를 설정하는 장치 및 방법과 이를 활용한 장치 Download PDFInfo
- Publication number
- KR960036338A KR960036338A KR1019960005913A KR19960005913A KR960036338A KR 960036338 A KR960036338 A KR 960036338A KR 1019960005913 A KR1019960005913 A KR 1019960005913A KR 19960005913 A KR19960005913 A KR 19960005913A KR 960036338 A KR960036338 A KR 960036338A
- Authority
- KR
- South Korea
- Prior art keywords
- digit
- variable
- digits
- setting
- series
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 3
- 230000010355 oscillation Effects 0.000 claims 29
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
고정값과 가변 디지트의 합으로서 주어진 분주비를 설정하기 위한 카운터 장치에 있어서, 상기 고정값을 나타내는 일련의 디지트의 상위 디지트를 포함하는 고정 디지트가 되고 상기 분주비를 나타내는 일련의 디지트의 상위 디지트를, 기결된 상위 디지트로 설정하기 위한 상위 디지트 설정 회로. 상기 고정값을 나타내는 상기 일련의 디지트의 중앙 디지트를 포함한 고정 디지트와 상기 가변값을 나타내는 일련의 디지트의 상위 디지트를 포함하는 가변 디지트를 가산하여 그 출력을 가변 디지트인 상기 분주비를 나타내는 상기 일련의 디지트의 중앙 디지트로서 제공하기 위한 가산기. 상기 분주비를 나타내는 상기 일련의 디지트의 상기 중앙 디지트를 기결된 중앙 디지트로 설정하기 위한 중앙 디지트 설정 회로, 및 상기 가변값을 나타내는 상기 일련의 디지트의 하위 디지트를 포함하는 가변 디지트가 되고 상기 분주비를 나타내는 상기 일련의 디지트의 하위 디지트를 기결된 하위 디지트로 설정하기 위한 디지트 회로를 포함하는 것을 특징으로 하는 카운터 장치가 제공되었다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 실시예의 일부분의 구조를 도시한 블럭도, 제2도는 본 발명에 따른 상기 실시예의 나머지 부분의 구조를 도시한 블럭도.
Claims (18)
- 고정값과 가변값의 합으로서 주어진 분주비를 설정하기 위한 카운터 장치에 있어서, 상기 고정값을 나타내는 일련의 디지트로 된 상위 디지트를 포함한 고정 디지트가 되고 상기 분주비를 나타내는 일련의 디지트로 된 상위 디지트를, 기결된 상위 디지트로 설정하기 위한 상위 디지트 설정회로, 상기 고정값을나타내는 상기 일련의 디지트로 된 중앙 디지트를 포함한 고정 디지트와 상기 가변값을 나타내는 일련의디지트로 된 상위 디지트를 포함한 가변 디지트를 가산하여 그 출력을 가변 디지트인 상기 분주비를 나타내는 상기 일련의 디지트의 중앙 디지트로서 제공하기 위한 가산기, 상기 분주비를 나타내는 상기 일련의 디지트의 상기 중앙 디지트를 기결된 중앙 디지트로 설정하기 위한 중앙 디지트 설정 회로, 및 상기 가변값을 나타내는 상기 일련의 디지트의 하위 디지트를 포함한 가변 디지트가 되고 상기 분주비를 나타내는 상기 일련의 디지트의 하위 디지트를, 기결된 하위 디지트로 설정하기 위한 하위 디지트 설정 회로를 포함하는 것을 특징으로 하는 카운터 장치.
- 제1항에 있어서, 상기 카운터 장치는 상기 기결된 사위 및 중앙 디지트를 설정하기 위한 카운터 및 상기 기결된 하위 디지트를 설정하기 위한 카운터를 더 포함하는 것을 특징으로 하는 카운터 장치.
- 제2항에 있어서, 상기 기결된 하위 디지트를 설정하기 위한 상기 카운터는 스왈로우 카운터(swallow counter)인 것을 특징으로 하는 카운터 장치.
- 제1항에 있어서, 상기 카운터 장치는 상기 기결된 중앙 디지트의 일부분과 상기 기결된 상위 디지트를 설정하기 위한 카운터, 및 상기 기결된 중앙 디지트의 남은 부분과 상기 기결된 하위 디지트를 설정하기 위한 카운터를 더 포함하는 것을 특징으로 하는 카운터 장치.
- 제4항에 있어서, 상기 기결된 중앙 디지트의 남은 부분과 상기 기결된 하위 디지트를 설정하기 위한 상기 카운터는 스왈로우 카운터인 것을 특징으로 하는 카운터 장치.
- 고정값과 가변값의 합으로서 주어진 분주비를 카운터에서 설정하기 위한 방법에 있어서, 상기 고정값을 나타내는 일련의 디지트로 된 상위 디지트를 포함한 고정 디지트가 되고 상기 분주비를 나타내는 일련의 디지트로 된 상위 디지트를, 기결된 상위 디지트로 설정하는 단계, 상기 고정값을 나타내는 상기 일련의 디지트로 된 중앙 디지트를 포함한 고정 디지트와 상기 가변값을 나타내는 일련의 디지트로 된 상위 디지트를 포함한 가변 디지트의 합을, 기결된 중앙 디지트를 설정하는 단계, 상기 가변값을 나타내는 상기 일련의 디지트의 하위 디지트를 포함한 가변 디지트가 되고 상기 분주비를 나타내는 상기 일련의 디지트의 하위 디지트를, 기결된 하위 디지트로 설정하는 단계를 포함하는 것을 특징으로 하는 카운터에서 분주비를 설정하기 위한 방법.
- 위상 동기 루프(Phase Locked Loop : PLL) 발진기 회로에 있어서, 발진 신호를 발생하기 위한 발진기, 고정값과 가변값의 함으로서 주어지는 가변 분주비에 의하여 상기 발진 신호의 주파수를 분주하기 위한 가변 분주기, 및 상기 가변 분주기의 출력 신호를 기준 주파수를 갖는 기준 발진 신호와 비교하여 상기 발진 신호의 주파수를 제어함으로써, 상기 가변 분주기의 상기 출력 신호의 주파수가 상기 기준 주파수와 동일하게 되도록 하기 위한 비교 수단을 포함하며, 상기 가변 분주기는 발진 주파수를 가변시키기 위한 데이타로서 상기 가변값을 저장하기 위한 저장 수단, 상기 고정값을 나타내는 일련의 디지트의 상위 디지트를 포함한 고정 디지트가 되고 상기 가변 분주비를 나타내는 일련의 디지트의 상위 디지트를 기결된 상위 디지트로 설정하기 위한 상위 디지트 설정 회로, 상기 고정값을 나타내는 상기 일련의 디지트의 중앙 디지트를 포함한 고정 디지트와 상기 가변값을 나타내는 일련의 디지트를 포함한 가변 디지트를 가산하여 그 출력을 가변 디지트인 상기 가변 분주기를 나타내는 상기 일련의 디지트의 중앙 디지트로서 제공하기 위한 가산기. 상기 분주비를 나타내는 상기 일련의 디지트의 상기 중앙 디지트를 기결된 중앙 디지트로 설정하기 위한 중앙 디지트 설정 회로, 및 상기 가변값을 나타내는 상기 일련의 디지트의 하위 디지트를 포함하는 가변 디지트가 되고 상기 분주비를 나타내는 상기 일련의 디지트의 하위 디지트를, 기결된 하위 디지트로 설정하기 위한 하위 디지트 설정 회로를 포함하는 것을 특징으로 하는 PLL 발진기 회로.
- 수신기 장치에 있어서, 위상 동기 루프 발진기 회로, 및 국부 발진기를 구비한 상기 페이즈 록 발진기 회로의 출력 신호를 믹스(mix)함으로써 입력 신호의 주파수를 변환시키기 위한 주파수 변환 회로를 포함하며, 상기 위상 동기 루프 발진기 회로는 발진 신호를 발생하기 위한 발진기, 고정값과 가변값의 합으로서 주어지는 가변 분주비에 의하여 상기 발진 신호의 주파수를 분주하기 위한 가변 분주기, 및 상기 가변 분주기의 출력 신호를 기준 주파수를 갖는 기준 발진신호와 비교하여 상기 발진 신호의 주파수를 제어함으로써, 상기 가변 분주기의 상기 출력 신호의 주파수가 상기 기준 주파수와 동일하게 되도록 하기 위한 비교 수단을 포함하여, 상기 가변 분주기는 발진 주파수를 가변시키기 위한 데이타로서 상기 가변값을 저장하기 위한 저장 수단, 상기 고정값을 나타내는 일련의 디지트의 상위 디지트를 포함하는 고정값이 되고 상기 가변 분주비를 나타내는 일련의 디지트의 상위 디지트를, 기결된 상위 디지트로 설정하기 위한상위 디지트 설정회로, 상기 고정값을 나타내는 상기 일련의 디지트의 중앙 디지트를 포함하는 고정 디지트와 상기 가변값을 나타내는 일련의 디지트의 상위 디지트를 포함하는 가변 디지트를 가산하여 그 출력을 가변 디지트인 상기 가변 분주기를 나타내는 상기 일련의 디지트의 중앙 디지트로서 제공하기 위한 가산기, 상기 분주비를 나타내는 상기 일련의 디지트의 상기 중앙 디지트를 기결된 중앙 디지트로 설정하기 위한 중앙 디지트 설정 회로, 및 상기 가변값을 나타내는 상기 일련의 디지트의 하위 디지트를 포함하는 가변 디지트가 되고 상기 분주비를 나타내는 상기 일련의 디지트의 하위 디지트를, 기결된 하위 디지트로 설정하기 위한 하위 디지트 설정 회로를 포함하는 것을 특징으로 하는 수신기 장치.
- 송신기 장치에 있어서, 위상 동기 루프 발진기 회로, 및 상기 위상 동기 루프 발진 회로의 출력 신호를 증폭시키기 위한 증폭기를 포함하며, 상기 위상 동기 루프 발진 회로는 발진 신호를 발생하기 위한 발진기, 고정값과 가변값의 합으로서 주어지는 가변 분주비에 의하여 상기 발진 신호의 주파수를 분주하기 위한 가변 분주기, 및 상기 가변 분주기의 출력 신호를 기준 주파수를 갖는 기준 발진신호와 비교하여 상기 발진 신호의 주파수를 제어함으로써, 상기 가변 분주기의 상기 출력 신호의 주파수가 상기 기준 주파수와 동일하게 되도록 하기 위한 비교 수단을 포함하며, 상기 가변 분주기는 발진 주파수를 가변시키기 위한 데이타로서 상기 가변값을 저장하기 위한 저장 수단, 상기 고정값을 나타내는 일련의 디지트의 상위 디지트를 포함하는 고정 디지트가 되고 상기 가변 분주비를 나타내는 일련의 디지트의 상위 디지트를, 기결된 상위 디지트로 설정하기 위한 상위 디지트 설정 회로, 상기 고정값을 나타내는 상기 일련의 디지트의 중앙 디지트를 포함하는 고정 디지트와 상기 가변값을 나타내는 일련의 디지트의 상위 디지트를 포함하는 가변 디지트를 가산하여 그 출력을 가변 디지트인 상기 가변 분주기를 나타내는 상기 일련의 디지트의 중앙 디지트로서 제공하기 위한 가산기, 상기 부주비를 나타내는 상기 일련의 디지트의 상기 중앙디지트를 기결된 중앙 디지트로 설정하기 위한 중앙 디지트 설정 회로, 및 상기 가변값을 나타내는 상기 일련의 디지트의 하위 디지트를 포함하는 가변 디지트가 되고 상기 분주비를 나타내는 상기 일련의 디지트이 하위 디지트를 기결된 하위 디지트로 설정하기 위한 하위 디지트 설정 회로를 포함하는 것을 특징으로 하는 송신기 장치.
- 송수신기 장치에 있어서, 제1위상 동기 루프 발진 회로, 및 제2위상 동기 루프 발진 회로를 포함하며, 상기 제1위상 동기 루프 발진 회로는 제1발진 신호를 발생하기 위한 제1발진기, 제1고정값과 제1가변값의 합으로서 주어지는 제1가변 분주비에 의하여 상기 제1발진 신호의 주파수를 분주하기 위한 제1가변 분주기, 및 상기 제1가변 분주기의 출력 신호를 기준 주파수를 갖는 기준 발진신호와 비교하여 상기 제1발진 신호의 주파수를 제어함으로써, 상기 제1가변 분주기의 상기 출력 신호의 주파수가 상기 기준 주파수와 동일하게 되도록 하기 위한 제1비교 수단을 포함하며, 상기 제1가변 분주기는 발진 주파수를 가변시키기 위한 데이타로서 상기 제1가변값을 저장하기 위한 제1저장 수단, 상기 제1고정값을 나타내는 일련의 디지트의 상위 디지트를 포함하는 고정 디지트가 되고 상기 제1가변 분주비를 나타내는 일련의 디지트의 상위 디지트를, 기결된 상위 디지트로 설정하기 위한 제1상위 디지트 설정 회로, 상기 제1고정값을 나타내는 상기 일련의 디지트의 중앙 디지트를 포함하는 고정 디지트와 상기 제1가변값을 나타내는 일련의 디지트의 상위 디지트를 포함하는 가변 디지트를 가산하여 그 출력을 가변 디지트인 상기 제1가변 분주기를 나타내는 상기 일련의 디지트의 중앙 디지트로서 제공하기 위한 제1가산기, 상기 제1분주비를 나타내는 상기 일련의 디지트의 상기 중앙 디지트를 기결된 중앙 디지트로 설정하기 위한 제1중앙 디지트 설정 회로, 및 상기 제1가변값을 나타내는 상기 일련의 디지트의 하위 디지트를 포함하는 가변 디지트가 되고 상기 제1분주비를 나타내는 상기 일련의 디지트의 하위 디지트를, 기결된 하위 디지트로 설정하기 위한 제1하위 디지트 설정 회로를 포함하며, 상기 제2위상 동기 루프 발진 회로는 제2발진 신호를 발생하기 위한 제2발진기, 제2고정값과 제2가변값의 합으로 주어지는 제2가변 분주비에 의하여 상기 제2발진 신호의 주파수를 분주하기 위한 제2가변 분주기, 및 상기 제2가변 분주기의 출력 신호를 기준 주파수를 갖는 기준 발진 신호와 비교하여 상기 제2발진 신호의 주파수를 제어함으로써, 상기 제2가변 분주기의 상기 출력 신호의 주파수가 상기 기준 주파수와 동일하게 되도록 하기 위한 제2비교 수단을 포함하고, 상기 제2가변 분주기는 가변 발진 주파수에 대한 데이타로서 상기 제2가변값을 저장하기 위한 제2저장수단, 상기 제2고정값을 나타내는 일련의 디지트의 상위 디지트를 포함하는 고정 디지트가 되고 상기 제2가변 분주비를 나타내는 일련의 디지트의 상위 디지트를, 기결된 상위 디지트로 설정하기 위한 제2상위 디지트 설정 회로, 상기 제2고정값을 나타내는 상기 일련의 디지트의 중앙디지트를 포함하는 고정 디지트와 상기 제2가변값을 나타내는 일련의 디지트의 상위 디지트를 포함하는 가변 디지트를 포함하는 가변 디지트를 가산하여 그 출력을 가변 디지트인 상기 제2가변 분주기를 나타내는 상기 일련의 디지트의 중앙 디지트로서 제공하기 위한 제2가산기, 상기 제2분주비를 나타내는 상기 일련의 디지트의 상기 중앙 디지트를 기결된 중앙 디지트로 설정하기 위한 제2중앙 디지트 설정 회로, 및 상기 제2가변값을 나타내는 상기 일련의 디지트의 하위 디지트를 포함하는 가변 디지트가 되고 상기 제2분주비를 나타내는 상기 일련의 디지트의 하위 디지트를, 기결된 하위 디지트로 설정하기 위한 제2하위 디지트 설정 회로를 포함하는 것을 특징으로 하는 송수신기 장치.
- 제10항에 있어서, 상기 제1 및 제2위상 동기 루프 발진 회로의 각각은 기결된 상기 상위 및 중앙 디지트를 설정하기 위한 카운터, 및 상기 기결된 하위 디지트를 설정하기 위한 카운터를 더 포함하는 것을 특징으로 하는 송수신기 장치.
- 제11항에 있어서, 상기 기결된 하위 디지트를 설정하기 위한 상기 카운터는 스왈로우 카운터인 것을 특징으로 하는 송수신기 장치.
- 제11항에 있어서, 기결된 상기 상위 및 중앙 디지트를 설정하기 위한 상기 카운터 각각의 디지트수는 상기 제1 및 제2위상 동기 루프 발진 회로에서 동일한 것을 특징으로 하는 송수신기 장치.
- 제12항에 있어서, 상기 스왈로우 카운터는 각각의 디지트 수는 상기 제1 및 제2위상 동기 루프 발진 회로에서 동일한 것을 특징으로 하는 송수신기 장치.
- 제10항에 있어서, 상기 제1 및 제2위상 동기 루프 발진 회로의 각각은 상기 기결된 상위 디지트와 상기 기결된 중앙 디지트의 일부분을 설정하기 위한 카운터, 및 상기 기결된 중앙 디지트의 남은 부분과 상기 기결된 하위 디지트를 설정하기 위한 카운터를 더 포함하는 것을 특징으로 하는 송수신기 장치.
- 제15항에 있어서, 상기 기결된 중앙 디지트의 남은 부분과 상기 기결된 하위 디지트를 설정하기 위한 상기 카운터는 스왈로우 카운터인 것을 특징으로 하는 송수신기 장치.
- 제15항에 있어서, 기결된 상기 상위 및 중앙 디지트의 일부분을 설정하기 위한 상기 카운터 각각의 디지트 수는 상기 제1 및 제2페이즈 록 발진 회로에서 동일한 것을 특징으로 하는 송수신기 장치.
- 제16항에 있어서, 상기 스왈로우 카운터 각각의 디지트 수는 상기 제1 및 제2위상 동기 루프 발진 회로에서 동일한 것을 특징으로 하는 송수신기 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7439195 | 1995-03-07 | ||
JP95-074391 | 1995-03-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR960036338A true KR960036338A (ko) | 1996-10-28 |
Family
ID=13545843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960005913A KR960036338A (ko) | 1995-03-07 | 1996-03-07 | 가변 분주비를 설정하는 장치 및 방법과 이를 활용한 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5712595A (ko) |
KR (1) | KR960036338A (ko) |
CN (1) | CN1140934A (ko) |
GB (1) | GB2298726B (ko) |
TW (1) | TW287338B (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09312567A (ja) * | 1996-05-20 | 1997-12-02 | Sony Corp | Pll周波数シンセサイザの制御回路 |
US6094100A (en) * | 1996-05-20 | 2000-07-25 | Sony Corporation | PLL synthesizer apparatus |
JP3925737B2 (ja) * | 1996-07-17 | 2007-06-06 | 株式会社神戸製鋼所 | エアバッグ用ガス発生器 |
DE19747735C2 (de) * | 1997-10-29 | 2003-04-30 | Infineon Technologies Ag | Frequenzsynthesizer für ein Mobilfunkendgerät |
US6856180B1 (en) | 2001-05-06 | 2005-02-15 | Altera Corporation | Programmable loop bandwidth in phase locked loop (PLL) circuit |
US6798302B2 (en) | 2001-05-06 | 2004-09-28 | Altera Corporation | Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system |
US7242229B1 (en) * | 2001-05-06 | 2007-07-10 | Altera Corporation | Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode |
US6744277B1 (en) | 2001-05-06 | 2004-06-01 | Altera Corporation | Programmable current reference circuit |
JP2002368642A (ja) * | 2001-06-08 | 2002-12-20 | Sony Corp | 受信機およびic |
US6486742B1 (en) * | 2001-09-10 | 2002-11-26 | Lockheed Martin Corporation | Blind coherent combiner and method using coupled phase-lock loops |
KR100616688B1 (ko) * | 2005-06-21 | 2006-08-28 | 삼성전기주식회사 | 저분주비 프로그램가능 주파수 분주기 및 그 방법 |
US9966965B2 (en) * | 2016-06-10 | 2018-05-08 | Silicon Laboratories Inc. | Apparatus for low power signal generator and associated methods |
CN115565577B (zh) * | 2021-07-02 | 2024-07-05 | 长鑫存储技术有限公司 | 一种信号生成电路、方法及半导体存储器 |
CN115565576A (zh) | 2021-07-02 | 2023-01-03 | 长鑫存储技术有限公司 | 一种信号生成电路、方法及半导体存储器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4184068A (en) * | 1977-11-14 | 1980-01-15 | Harris Corporation | Full binary programmed frequency divider |
US4321555A (en) * | 1980-04-16 | 1982-03-23 | King Radio Corporation | Universal frequency synthesizer |
US5045813A (en) * | 1989-10-19 | 1991-09-03 | Nihon Musen Kabushiki Kaisha | Slip phase control PLL |
GB2239115A (en) * | 1989-12-15 | 1991-06-19 | Philips Electronic Associated | Direct dividing frequency synthesiser |
-
1996
- 1996-03-06 US US08/611,900 patent/US5712595A/en not_active Expired - Fee Related
- 1996-03-06 GB GB9604788A patent/GB2298726B/en not_active Expired - Fee Related
- 1996-03-07 KR KR1019960005913A patent/KR960036338A/ko active IP Right Grant
- 1996-03-07 CN CN96105952A patent/CN1140934A/zh active Pending
- 1996-03-07 TW TW085102807A patent/TW287338B/zh active
Also Published As
Publication number | Publication date |
---|---|
GB2298726B (en) | 1998-06-10 |
GB9604788D0 (en) | 1996-05-08 |
CN1140934A (zh) | 1997-01-22 |
US5712595A (en) | 1998-01-27 |
GB2298726A (en) | 1996-09-11 |
TW287338B (ko) | 1996-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3928813A (en) | Device for synthesizing frequencies which are rational multiples of a fundamental frequency | |
EP0044156B1 (en) | Phase-locked loop frequency synthesizer | |
RU2085031C1 (ru) | Синтезатор частоты для создания синтезированной выходной частоты | |
US6794944B2 (en) | Lock detection circuit | |
JP3388527B2 (ja) | 分数n分周器およびこれを用いた分数n周波数シンセサイザ | |
US5065408A (en) | Fractional-division synthesizer for a voice/data communications systems | |
JP2526847B2 (ja) | ディジタル方式無線電話機 | |
KR920702571A (ko) | 감소된 나머지 에러를 갖는 래치형 누산기 분수 n 음성 합성 장치 | |
KR960036338A (ko) | 가변 분주비를 설정하는 장치 및 방법과 이를 활용한 장치 | |
US4264863A (en) | Pulse swallow type programmable frequency dividing circuit | |
JPH02280415A (ja) | 周波数変換器 | |
US4271531A (en) | Frequency synthesizer | |
US3895311A (en) | Direct programmed differential synthesizers | |
US4303893A (en) | Frequency synthesizer incorporating digital frequency translator | |
GB1253929A (en) | Improvements in and relating to a frequency synthesizer | |
JP2003534700A (ja) | 回転周波数合成器 | |
KR910015116A (ko) | 다단 변조기 1/n 분주기 | |
US4556984A (en) | Frequency multiplier/divider apparatus and method | |
US3379992A (en) | Multiple frequency signal generator | |
JP3344790B2 (ja) | 周波数シンセサイザ | |
GB2250877A (en) | Shifting spurious frequencies away from signal frequency | |
US4249138A (en) | Citizens band transceiver frequency synthesizer with single offset and reference oscillator | |
JP2816038B2 (ja) | Pll周波数シンセサイザ回路 | |
JPH0645930A (ja) | 周波数シンセサイザ | |
KR970055570A (ko) | 혼합형 주파수 합성기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |