KR960035965A - 트랜치와 로코스조합형 소자분리방법 - Google Patents

트랜치와 로코스조합형 소자분리방법 Download PDF

Info

Publication number
KR960035965A
KR960035965A KR1019950007595A KR19950007595A KR960035965A KR 960035965 A KR960035965 A KR 960035965A KR 1019950007595 A KR1019950007595 A KR 1019950007595A KR 19950007595 A KR19950007595 A KR 19950007595A KR 960035965 A KR960035965 A KR 960035965A
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor substrate
forming
trench
inactive region
Prior art date
Application number
KR1019950007595A
Other languages
English (en)
Other versions
KR100363076B1 (ko
Inventor
홍수진
신유균
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950007595A priority Critical patent/KR100363076B1/ko
Publication of KR960035965A publication Critical patent/KR960035965A/ko
Application granted granted Critical
Publication of KR100363076B1 publication Critical patent/KR100363076B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

트렌치와 로코스형을 조합하여 선택적으로 필드산화막을 형성하느 소자분리방법에 관해 개시한다. 본 발명의 소자분리방법은 반도체기판에 패드산화막과 질화막을 순차적으로 형성한 다음, 패터닝하여 활성영역과 좁고 넓은 비활성영역을 형성하는 단계, 상기 비활성영역의 양단에서 상기 질화막의 측벽에 다결정 실리콘 스페이서를 형성하는 단계, 상기 비활성영역에 “쥐의 귀”모양의 산화막을 형성하는 단계, 상기 비활성영역 양 가장자리에 로코스형 산화막을 형성한 다음 그 사이의 반도체기판에 트랜치를 형성하는 단계, 상기 트랜치상에 얇은 산화막을 형성하는 단계(제3실시예), 상기 반도체기판 전면에 산화막을 증착하거나(제1 및 제2실시예) 또는 상기 반도체기판 전면에 다결정실리콘을 증착한 다음 건식 식각한 후 이 결과물을 산화시켜 비활성영역에 필드 산화막을 형성하는 단계(제3실시예) 및 상기 질화막과 패드산화막을 순차적으로 식각하는 단계를 포함한다.
트랜치와 로코스형 필드산화막을 조합하여 형성함으로써, 단차에 의한 게이트 산화막의 특성저하 및 트랜지스터의 전압-전류 특성곡선상에서 험프를 제거할 수 있고, CMP시 디싱효과의 제거 및 별도의 마스크 공정없이 좁은 트랜치를 형성할 수 있는 잇점이 있다.

Description

트랜치와 로코스조합형 소자분리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3A도 내지 제3E도는 본 발명의 제1실시예에 의한 트래치와 로코스조합형 소자분리방법을 단계별로 나타낸 도면들이다. 제4A도 내지 제4E도는 본 발명의 제2실시예에 의한 트랜치와 로코스조합형 소자분리방법을 단계별로 나타낸 도면들이다. 제5A도 내지 제5E도는 본 발명의 제3실시예에 의한 트랜치와 로코스조합형 소자분리방법을 단계별로 나타낸 도면들이다.

Claims (3)

  1. 반도체기판에 패드산화막을 형성하는 단계; 상기 패드산화막상에 질화막을 형성하는 단계; 상기 질화막을 식각하여 활성영역과 비활성영역을 형성하는 단계; 상기 활성영역을 한정하는 상기 질화막의 양측벽에 다결정실리콘 스페이서를 형성하는 단계; 상기 반도체기판을 산화시켜 상기 비활성영역에 “쥐의 귀”모양의 산화막을 형성하는 단계; 상기 “쥐의 귀” 모양의 산화막을 식각하여 비활성영역의 양 가장자리에 상기귀에 해당하는 부분에 의하여 로코스형 산화막을 형성하는 단계; 상기 로코스형 산화막을 마스크로하여 그 사이의 반도체기판에 트랜치를 형성하는 단계; 상기 트랜치를 매립하면서 상기 기판상에 산화막을 증착하는 단계; 상기 산화막을 상기 질화막의 계면까지 화학기계적 플리싱(CMP)를 이용하여 식각하는 단계; 및 상기 질화막 및 패드산화막을 순차적으로 습식식각하는 단계를 포함하는 것을 특징으로 하는 트랜치와 로코스조합형 소자분리방법.
  2. 반도체기판상에 패드산화막 및 질화막을 증착하고 상기 질화막을 패터닝해서 활성영역과 좁고 넓은 비활성영역을 한정하고, 상기 활성영역과 비활성영역을 구분하는 상기 질화막의 측벽에 다결정실리콘 스페이서를 형성하는 단계; 상기 반도체기판을 산화시켜 상기 좁고 넓은 비활성영역상에 “쥐의 귀”모양의 산화막을 형성하는 단계; 상기 좁은 비활성영역의 “쥐의 귀”모양의 산화막을 식각하여 “귀”에 해당하는 부분에 로코스형 산화막을 형성하고 이것을 마스크로하여 그 사이의 반도체기판에 트래치를 형성하는 단계; 상기 반도체 기판 전면에 산화막을 증착하는 단계; 상기 산화막을 상기 질화막의 계면까지 화학기계적 폴리싱(CMP)를 이용하여 식각하는 단계; 및 상기 질화막 및 패드산화막을 순차적으로 습식식각하는 단계를 포함하는 것을 특징으로 하는 트래치와 로코스조합형 소자분리방법.
  3. 반도체기판상에서 좁고 넓은 비활성영역에 “쥐의 귀”모양으로 산화막을 형성하는 단계; 상기 좁은 비활성영역의 양 가장자리에 로코스형 산화막을 형성하고 이것을 마스크로하여 그 사이의 반도체기판에 트랜치를 형성하는 단계; 상기 좁은 비활성영역의 트랜치상에 산화막을 얇게 증착하는 단계; 상기 반도체기판 전면에 트랜치를 매립하면서 다결정실리콘을 형성하는 단계; 상기 반도체기판 전면을 건식식각하여 상기 좁은 비활성영역의 트랜치 및 질화막측벽에 다결정실리콘층과 스페이서를 각각 형성하고 동시에 상기 넓은 비활성영역의 “쥐의 귀” 모양 산화막의 귀부분에 다결정실리콘 스페이서를 형성하는 단계; 상기 반도체기판 전면을 산화시켜 평탄화시키는 단계; 및 상기 질화막 및 패드산화막을 순차적으로 습식식각하는 단계를 포함하는 것을 특징으로 하는 트랜치와 로코스조합형 소자분리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950007595A 1995-03-31 1995-03-31 트랜치와로코스조합형소자분리방법 KR100363076B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007595A KR100363076B1 (ko) 1995-03-31 1995-03-31 트랜치와로코스조합형소자분리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007595A KR100363076B1 (ko) 1995-03-31 1995-03-31 트랜치와로코스조합형소자분리방법

Publications (2)

Publication Number Publication Date
KR960035965A true KR960035965A (ko) 1996-10-28
KR100363076B1 KR100363076B1 (ko) 2003-02-19

Family

ID=37490784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007595A KR100363076B1 (ko) 1995-03-31 1995-03-31 트랜치와로코스조합형소자분리방법

Country Status (1)

Country Link
KR (1) KR100363076B1 (ko)

Also Published As

Publication number Publication date
KR100363076B1 (ko) 2003-02-19

Similar Documents

Publication Publication Date Title
TW362256B (en) Isolation method in a semiconductor device
JPH0789563B2 (ja) 半導体装置の製造方法
JPH09120989A (ja) スペーサを利用した半導体装置のトレンチの形成方法
JPS61247051A (ja) 半導体装置の製造方法
KR960035965A (ko) 트랜치와 로코스조합형 소자분리방법
KR950021390A (ko) 반도체 소자의 소자분리막 형성 방법
KR100214534B1 (ko) 반도체소자의 소자격리구조 형성방법
JP2002033380A (ja) 半導体素子の素子分離膜形成方法
KR960015711A (ko) 이중 스토퍼를 이용한 소이(soi) 웨이퍼 제조방법
KR100343132B1 (ko) 반도체장치의소자분리방법
JP3146554B2 (ja) 素子分離方法
KR960012425A (ko) 반도체 소자의 소자 분리막 형성방법
TW408425B (en) Shallow trench isolation process
KR970023996A (ko) 반도체장치의 소자분리방법(method of forming an isolation vesion of a semiconductor device)
KR100259083B1 (ko) 반도체소자 및 이의 제조방법
TW452924B (en) Method for forming trench isolation area with spin-on material
JPH10209269A (ja) トレンチと選択酸化を組み合わせるための分離方法
KR970052014A (ko) 이중 스토퍼를 이용한 soi 웨이퍼 제조방법
KR970018363A (ko) 반도체 장치의 로커스와 트랜치 조합형 소자분리 방법
KR970053458A (ko) 반도체 소자 분리 방법
JPH04159725A (ja) 半導体装置の製造方法
JPH03227038A (ja) 半導体装置の製造方法
KR930014778A (ko) 반도체 장치의 소자분리방법
KR970030329A (ko) 반도체장치의 패드폴리 형성방법
JPH10256247A (ja) 半導体装置製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee