KR960012584B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법Info
- Publication number
- KR960012584B1 KR960012584B1 KR1019930011325A KR930011325A KR960012584B1 KR 960012584 B1 KR960012584 B1 KR 960012584B1 KR 1019930011325 A KR1019930011325 A KR 1019930011325A KR 930011325 A KR930011325 A KR 930011325A KR 960012584 B1 KR960012584 B1 KR 960012584B1
- Authority
- KR
- South Korea
- Prior art keywords
- dlc
- film
- photodiode
- tft
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 230000001681 protective effect Effects 0.000 claims abstract description 18
- 239000010408 film Substances 0.000 claims description 29
- 239000010409 thin film Substances 0.000 claims description 9
- 229910003460 diamond Inorganic materials 0.000 claims description 8
- 239000010432 diamond Substances 0.000 claims description 8
- 238000002834 transmittance Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 abstract description 8
- 230000008021 deposition Effects 0.000 abstract description 6
- 229910052799 carbon Inorganic materials 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 230000035699 permeability Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009841 combustion method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Formation Of Insulating Films (AREA)
Abstract
없음
Description
제 1 도는 종래의 박막 트랜지스터 구조도.
제 2 도는 종래의 포토다이오드 구조도.
제 3 도는 본 발명의 박막 트랜지스터 구조도.
제 4 도는 본 발명의 포토다이오드 구조도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판2 : 게이트전극
3 : 게이트절연막4 : 활성층
5 : 오믹접촉층6 : 소오스/드레인전극
27,37 : DLC 보호막.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 박막 트랜지스터(Thin Film Transistor : 이하 TFT라 함) 및 포토다이오드(Photodiode)의 보호막 형성방법에 관한 것이다.
제 1 도에 종래의 TFT 구조를 나타내었다.
종래의 TFT는 먼저, 유리기판(1) 위에 도전물질을 증착하여 이를 테이퍼 에칭(Taper Etching)(가장자리 부분을 얇게 식각함)에 의해 패터닝하여 게이트전극(2)을 형성한다.
이때 테이퍼 에칭을 하는 이유는 TFT가 적층 구조로 형성되므로 이에 따른 스텝 커버리지(Step coverage)로 인해 상부 막이 박리되는 것을 방지하고 좋은 전달 특성을 갖게 하기 위함이다.
이어서 결과물 전면에 게이트 절연막(3)으로서 SiNx를 형성하고 계속해서 진성 a-Si : H(4) 및 n+-a-Si : H(5)를 연속 증착한 후, 상기 n+-a-Si : H(5) 및 진성 a-Si-H(4)를 RIE(Reactive Ion Etching)을 통해 소정 형태로 패터닝하여 오믹접촉층(5) 및 활성층(4)을 형성한다.
다음에 결과물 전면에 도전물질을 증착하고 패터닝하여 소오스/드레인전극(6)을 형성한 다음, 결과물 전면에 SiNx로 된 보호막(7)을 형성하고 이어서 TFT 채널부위의 빛을 차단하기 위한 차광막(8)을 형성함으로써 TFT를 제조하였다.
한편, 제 2 도는 종래의 포토다이오드 구조를 나타낸 것으로, 종래의 포토다이오드는 먼저, 기판(11)상에 하부 전극(12)을 형성하고, 활성층 형성을 위한 소정물질 및 상부 전극 형성을 위한 투명도전막을 연속으로 증착한 후 패터닝하여 활성층(13) 및 상부 투명전극(14)을 형성한다.
이이서 결과물 전문에 절연막(15)으로서, SiNx를 증착하고 신호선(Signal line) 접속(contact)을 위한 개구부를 상기 절연막(15)에 형성한다.
이때, 좋은 접속을 얻기 위해 테이퍼 에칭을 실시하여 개구부를 형성한다.
다음에 결과물 전면에 A1을 증착하고 소정 패턴으로 패터닝하여 상기 개구부를 통해 상부 투명전극과 접속되는 신호선(16)을 형성한 후, 이와같이 형성된 소자를 보호하기 위해 SiNx로 된 보호막(17)을 결과물 전면에 형성함으로써 포토다이오드를 제조하였다.
그러나 상술한 종래의 TFT 및 포토다이오드에 있어서 보호막으로 사용하는 SiNx막은 강도가 낮아 강한 충격에 약하기 때문에 신뢰성에 문제가 있으며, 또한 장시간의 증착시간이 요구되며 그 증착속도가 100Å/min이하로 낮기 때문에 양산시 병목(Bottle neck)구간을 형성하여 원활한 제품제작에 지장을 주어 생산성 감소를 초래한다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 양질의 보호막을 이용하여 반도체 소자를 제조하는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 반도체 소자를 제조함에 있어서, 소자를 보호하기 위해 형성하는 상부의 보호막을 다이아몬드 박막으로 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제 3 도 및 제 4 도에 각각 본 발명에 의한 TFT 및 포토다이오드의 구조를 도시하였다.
본 발명의 TFT의 제조방법은 소오스/드레인전극(6) 형성 공정까지는 상술한 종래 방법과 동일하며, 또한 포토다이오드 제조방법은 신호선(16) 형성 공정까지 상술한 종래 기술과 동일하다.
TFT의 경우에는 소오스/드레인전극(6)을 형성한 후, 외부로부터 소자를 보호하기 위해 보호막(27)을 결과물 전면에 형성하고 포토다이오드의 경우에는 신호선(16)을 형성한 후, 결과물 전면에 보호막(37)을 형성하는 바, 이때 보호막으로 양쪽 경우 모두 다이아몬드 박막(Diamond-Like-Carbon : 이하 DLC라 함)을 사용하여 형성한다.
다이아몬드는 지구상에 존재하는 물질중 가장 경도가 높은 물질이며, DLC의 경도도 2500∼5000Hv 정도로 상당히 높다.
또한, 열전도성도 구리에 비해 5배 정도 우수하다.
특히 DLC는 마찰 특성이 좋아 내마모재료로서의 이용가치도 크며, 밴드갭(Band gap)이 넓어 광소자에 유용하다.
상기 DLC 보호막(27)은 초고주파 플라즈마(microwave plasma)법, RF 플라즈마법, 이크(Arc) 플라즈마법 및 DC 플라즈마법 등과 같은 여러가지 프라즈마를 이용한 방법 또는 가스 연소화법, 이온 스퍼터링법등을 이용하여 형성할 수 있으며, 본 발명에 의한 TFT 및 포토다이오드의 보호막은 RF 플라즈마법을 사용하는 것이 바람직하다.
이때 사용가스로는 CH4, C2H2, C3H4, C4H8등의 가스에 캐리어 가스로서 H2, N2등을 첨가하여 사용한다.
본 발명의 일실시예에 의하면 CH4가스를 주가스로 하고 H2가스를 캐리어 가스로 사용하여 형성한다.
DLC막내의 수소 함량이 많으면 강도는 증가하나 투과도가 떨어지며, 챔버내 압력이 낮으면 경도가 증가한다.
TFT 및 포토다이오드에 사용되는 보호막은 포토다이오드의 경우, 수광된 빛을 받아 광캐리어를 발생시켜 광전류를 얻는 것이므로 투과도가 좋아야 하며, TFT의 경우에는 투과하는 빛으로부터 광캐리어가 발생되면 오히려 방해가 되므로 빛을 차단시켜야 한다.
이를 위해 종래 TFT 채널부위에 차광막(제 1 도 참조 부호 8)을 형성하는데, 본 발명에서와 같이 보호막으로서 밴드갭이 큰 DLC막을 형성하면 가시광 영역에서 빛의 흡수가 일어나지 않으므로 차광막이 불필요하게 된다.
밴드갭이 3eV 이상이면 자외선 영역이 되는데 DLC의 경우 가장 큰 광학(Optical) 밴드갭을 가지는 것이 3.8eV 이상이다.
DLC의 경우 그 원자 구조가 SP2구조와 SP3구조로 존재하는데 SP2구조가 많으면 광학 밴드갭이 감소하고 경도도 감소하며 투과도는 나빠진다.
즉, SP2구조로만 이루어진 것은 흑연이고, SP3구조로만 이루어진 것은 다이아몬드이다.
자연산 다이아몬드의 경우 광학 밴드갭이 5.5eV이며 수소 함량은 0%이다.
그러므로 TFT의 보호막으로 사용할 경우에는 SP3구조로 주로 되어 있어 광학 밴드갭이 크고 동시에 투과도가 낮은 DLC막을 사용하는 것이 바람직하고, 포토다이오드의 보호막으로 사용할 경우에는 빛이 잘 투과되어야 하므로 투과도가 좋은 DLC를 사용하는 것이 바람직하다.
투과도는 수소의 함량에 따라 변하며 이에 따라 DLC는 흰색에서 검정색까지 색깔이 변한다.
그러므로 수소 함량을 조절하여 투과도가 좋으면서 외부 충격에 견딜 수 있는 경도를 지닌 DLC를 형성한다.
한편, DLC는 그 증착속도가 500Å/min 정도로 종래 보호막으로 사용되던 SiNx에 비해 5배 정도 높으므로 공정시간을 단축시킬 수 있는 장점이 있다.
본 발명의 일실시예로서, 광학 밴드갭이 3.8eV 이상인 DLC를 형성함에 있어서 그 공정조건은 가스유량이 CH450SCCM, H290SCCM, 챔버내 압력이 100mTorr, RF 파워가 400W이며, 투과도가 95% 이상인 DLC를 형성함에 있어서의 공정조건은 가스유량이 CH420SCCM, H2100SCCM, 챔버내 압력이 300mTorr, RF 파워가 200W이다.
상기 투과도 95% 이상인 DLC는 스크래치(scratch) 테스트 결과 센서(Sensor)로 사용시 외부 충격에 충분히 견디는 것으로 나타났다.
이상 상술한 바와같이 본 발명에 의하면, TFT 및 포토다이오드의 보호막을 DLC로 형성함으로써 소자의 신뢰성을 향상시킬 수 있으며, DLC의 빠른 증착속도(500Å/min)로 인한 공정시간의 단축으로 생산성을 향상시킬 수 있다.
또한 TFT의 경우에는 차광막이 필요없게 되므로 공정이 단순화되는 효과도 있다.
Claims (3)
- 반도체 소자의 제조방법에 있어서, 소자를 보호하기 위한 상부의 보호막을 다이아몬드 박막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 반도체 소자가 박막 트랜지스터일 경우 상기 다이아몬드 박막은 광투과도가 낮은 것을 사용하여 보호막(27)을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 반도체 소자가 포토다이오드일 경우 상기 다이아몬드 박막은 광투과도가 높은 것을 사용하여 보호막(37)을 형성하는 것을 특징으로 하는 포토다이오드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011325A KR960012584B1 (ko) | 1993-06-21 | 1993-06-21 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011325A KR960012584B1 (ko) | 1993-06-21 | 1993-06-21 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950002066A KR950002066A (ko) | 1995-01-04 |
| KR960012584B1 true KR960012584B1 (ko) | 1996-09-23 |
Family
ID=19357752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930011325A KR960012584B1 (ko) | 1993-06-21 | 1993-06-21 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960012584B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505963B1 (ko) * | 1997-03-24 | 2006-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치및그의제작방법 |
-
1993
- 1993-06-21 KR KR1019930011325A patent/KR960012584B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505963B1 (ko) * | 1997-03-24 | 2006-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치및그의제작방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950002066A (ko) | 1995-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615783B2 (en) | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same | |
| US9337346B2 (en) | Array substrate and method of fabricating the same | |
| KR20100030068A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| EP3671824B1 (en) | Transistor, array substrate and manufacturing method therefor, and display device | |
| JP2001077366A (ja) | 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法 | |
| CN108474986A (zh) | 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板 | |
| KR960012584B1 (ko) | 반도체 소자의 제조방법 | |
| KR0130197B1 (ko) | 비정질 실리콘 박막 트랜지스터 | |
| US20220128849A1 (en) | Display panel and manufacturing method thereof | |
| US5449924A (en) | Photodiode having a Schottky barrier formed on the lower metallic electrode | |
| KR100488939B1 (ko) | 에프에프에스 모드 박막액정트랜지스터 액정표시소자제조방법 | |
| JPH0918006A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH01259565A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100356833B1 (ko) | 에프에프에스 모드 액정표시장치의 보호막 형성방법 | |
| CN113261113A (zh) | 薄膜晶体管及其制造方法、显示面板、显示装置 | |
| KR100398590B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| WO2020051983A1 (zh) | 一种显示面板的加工方法以及显示面板 | |
| KR100577781B1 (ko) | 액정 표시 장치의 패시베이션막 제조방법 | |
| CN110867490B (zh) | 用于半导体薄膜晶体管的保护层及其实现和应用方法 | |
| KR970010688B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR920004027B1 (ko) | 박막 트랜지스터 | |
| KR970010689B1 (ko) | 액정표시소자용 박막트랜지스터 | |
| KR100232154B1 (ko) | 박막트랜지스터 구조 및 제조방법 | |
| JPS63257234A (ja) | 薄膜トランジスタの製造方法 | |
| US20200083385A1 (en) | Method for processing display panel, and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060616 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |