KR960011176B1 - 반도체 장치의 제조방법 및 그 구조 - Google Patents
반도체 장치의 제조방법 및 그 구조 Download PDFInfo
- Publication number
- KR960011176B1 KR960011176B1 KR1019920000658A KR920000658A KR960011176B1 KR 960011176 B1 KR960011176 B1 KR 960011176B1 KR 1019920000658 A KR1019920000658 A KR 1019920000658A KR 920000658 A KR920000658 A KR 920000658A KR 960011176 B1 KR960011176 B1 KR 960011176B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- pillar
- substrate
- trench
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 125000006850 spacer group Chemical group 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000001020 plasma etching Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims abstract 8
- 238000000034 method Methods 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
- H01L21/10—Preliminary treatment of the selenium or tellurium, its application to the foundation plate, or the subsequent treatment of the combination
- H01L21/108—Provision of discrete insulating layers, i.e. non-genetic barrier layers
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biotechnology (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 단면도.
제2도는 종래의 제조공정도.
제3도는 본 발명의 일실시예에 따른 제조공정도.
제4도는 본 발명의 다른 실시예에 따른 제조공정도.
본 발명은 반도체 장치에 관한 것으로 특히 SGT(Surounding Gate Transisto)쎌의 워드라인 연결방법 및 그 구조에 관한 것이다.
1캐패시터와 1트랜지스터로 이루어지는 다이나믹 랜덤 억세스 메모리 쎌(Dynamic Random Access Memory Cell; DRAM)과 같은 반도체 메모리 장치의 경우 고집적화를 구현하기 위해서 트렌치(trench) 캐패시터 쎌, 스택(stacked) 캐패시터 쎌 등이 제안되었다. 그러나 상기 쎌들이 더 높은 정밀도로 다운 스켈링(down-scaling)이 진행됨에 따라 제한된 쎌 면적내에서 충분한 캐패시턴스를 확보하는 것이 중요한 문제로 대두되었다. 그 결과 실리콘 기둥(pillar) 주위를 감싸며 캐패시터 및 트랜지스터가 수직으로 형성하는 SGT 쎌이 제안되었다.
제1도는 종래의 SGT 쎌을 워드라인 방향으로 자른 단면도로서, 1989년 IEDM(International Electron Devices Meeting, PP23∼26, A Surrounding Gate Transistor(SGT) Cell for 64/256Mbit DRAMS)지에 개시되어 있다. 상기 도면에서 3회의 식각 공정에 의해 실리콘 기판(1)내에 형성된 실리콘 기둥(3)과, 상기 기둥의 상부쪽에 형성된 트랜지스터와, 상기 기둥의 하부쪽에 형성된 캐패시터와, 상기 트랜지스터와 층간 절연막(17)에 의해 이격되고 상기 기둥상단부의 확산층(11)에 접촉하는 비트라인(20)을 도시하고 있다. 즉 상기 기둥(3) 상단부의 측벽에 스페이서 형태로 형성된 게이트전극(5)과 상기 게이트전극(5)과 게이트 산화막(7)을 중심으로 하여 상기 기둥의 상단부 및 내벽에 인접하여 형성된 드레인 및 소오스(9, 11)에 의해 트랜지스터가 형성된다. 상기 각 트랜지스터의 게이트 전극은 다결정 실리큰으로 된 연결부(6)에 의해 연결되며, 상기 연결부(6)는 워드라인으로 이용된다. 그리고 상기 기둥(3) 사이의 트렌치를 충진하는 다결정 실리콘층(13)과 상기 트렌치 표면에 형성된 절연막을 중간층으로 하는 확산층(9)에 의해 캐패시터가 형성된다.
제2(A)∼(B')도는 종래의 제조공정도로서, 통상의 사진식각 공정으로 SGT 쎌의 게이트 및 워드라인을 형성할 경우 상기 제1도의 (a)부분에 해당하는 공정을 나타낸 것이다. 상기 도면에서 (A) 및 (B)도는 레이아웃도이고, (A') 및 (B')도는 상기 레이아웃도의 a-a'선을 자른 단면도이다. 상기 제2(A) 및 (A')도에 도시된 바와 같이 실리콘기둥(22) 및 게이트산화막(23)이 형성된 기판(20) 상면에 다결정 실리콘층(24)을 형성한다. 그 다음 워드라인패턴(26)을 사진식각 기술로 형성한다. 그 다음 상기 제2(B) 및 (B')도에서 상기 워드라인패턴(26)을 마스크로하여 상기 다결정 실리콘층(24)을 이방성 에칭한다. 그후 상기 실리콘기둥(22)의 측벽에 스페이서 형태의 게이트 전극(28)을 형성함과 동시에 워드라인(30)을 형성한다.
상기한 바와 같이 게이트 전극을 연결할 경우 미스 얼라인마진(mis align margin)이 필요할 뿐만 아니라 보통 실리콘 기둥의 상단부에 형성되어 있는 다른 전극 즉, 비트라인 혹은 확산층과의 쇼트 가능성이 매우 큰 문제점이 있었다. 따라서 본 발명의 목적은 SGT 쎌의 전극 연결방법 및 그 구조에 있어서, 미스얼라인마진이 필요없고 쇼트 가능성없이 전극을 연결하는 방법 및 그 구조를 제공함에 있다. 상기한 바와 같은 본 발명의 목적을 달성하기 위하여 연결용 기둥 또는 트렌치를 형성한 후 그 측벽에 스페이서 형태의 연결용 전극을 형성함을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하다.
제3(A)∼(F')도는 본 발명의 일실시예에 따른 제조공정도로서, 연결용 기둥을 이용한 것이다. 상기 제3(A) 내지 (F)도는 레이아웃도를 나타낸 것이고, 제3(A') 내지 (C')도는 상기 레이아웃도의 b-b'선을 자른 단면도를 나타낸 것이며, 제3(D') 내지 (F')도는 상기 레이아웃도의 C-C'선을 자른 단면도를 나타낸 것이다. 상기 제3(A) 및 (A')도에서 제1절연막으로 된 네모형의 마스크(32)를 써서 실리콘 기판(30)상에 기둥(34)을 형성한다 상기 제3(B) 및 (B')도에서 상기 기판(30) 전면에 제2절연막을 소정두께 침적한 후 반응성 이온식각하여 상기 기둥(34)측벽에 제2절연막 스페이서(36)를 형성한다. 상기 제3(C) 및 (C')도에서 상기 기판(30) 전면에 제3절연막(38)을 두껍게 침적한 후 평탄화한다. 그 다음 상기 제1절연막(32)의 표면이 충분히 노출될 때까지 에치백 공정을 실시한다. 상기 제3(D) 및 (D')도에서 연결용 기둥이 형성될 영역에 워드라인 방향으로 신장하는 포토레지스트 패턴(40)을 형성한 후 상기 제3절연막(38)을 0.2μm∼0.5μm 정도 식각한다. 상기 제3(E) 및 (E')도에서 포토레지스트패턴(40) 및 상기 제2절연막 스페이서(36)를 제거하여 상기 실리콘 기둥(34) 사이에 제3절연막으로 된 연결용 기둥(42)을 형성한다. 상기 제3(F) 및 (F')도에서 상기 기판(30) 상면에 게이트 산화막을 기르고 다결정 실리콘을 침적한 후 반응성 이온식각하여 상기 실리콘 기둥 및 제3절연막으로 된 기둥 측벽에 다결정 실리콘 스페이서(44)를 형성한다. 여기서 상기 실리콘 기둥(34) 측벽에 형성된 다결정 실리콘 스페이서는 게이트 전극으로 이용되고 상기 실리콘기둥(34) 사이의 연결용 기둥 측벽에 형성된 다결정 실리콘 스페이서는 워드라인으로 이용된다.
제4(A)∼(C')도는 본 발명의 다른 실시예에 따른 제조공정도로서 트렌치를 이용하여 전극이 서로 연결되도록 한 것이다. 상기 제4(A) 내지 (C)도는 레이아웃도를 나타낸 것이고, 제4(A') 내지 (C')도는 상기 레이아웃도의 d-d'선을 자른 단면도를 나타낸 것으로서, 상기 제3(C) 및 (C')도의 공정에 이어서 실시된다. 상기 제4(A) 및 (A')도에서 연결용 트렌치가 형성될 영역(50)만을 제외하여 포토레지스트 패턴(51)을 형성한다. 그리하여 트렌치 영역의 제2절연물을 0.2μm∼0.5μm 정도 식각하여 트렌치(52)를 형성한다. 상기 제4(B) 및 (B')도에서 상기 포토레지스트 패턴(51) 및 제1절연막 스페이서(36)를 식각하여 실리콘 기둥(34) 및 그 사이에 연결용 트렌치(52)가 형성되도록 한다. 상기 제4(C) 및 (C')도에서 상기 기판 상면에 게이트 산화막과 다결정 실리콘을 형성한 후 반응성 이온식각하여 상기 실리콘 기둥(34)의 측벽 및 트렌치(52)의 측벽에 다결정 실리콘 스페이서를 형성한다. 여기서 상기 실리콘 기둥(34) 측벽에 형성된 다결정 실리콘 스페이서(53)는 전극으로 이용되며 상기 트렌치 측벽의 다결정 실리콘 스페이서(54)에 의해 서로 연결된다.
상기한 본 발명의 실시예에서는 게이트전극이 형성되는 기둥의 상단부만을 도시하여 설명하였으나 통상의 지식을 가진자라면 쎌 플레이트가 형성된 SGT 쎌에도 용이하게 적용할 수 있을 것이다. 상기 SGT 쎌은 통상적으로 기판 상면에 소정방향으로 배열되는 마스크 패턴을 형성한 후 기판을 식각하여 제1폭을 갖는 트렌치를 형성함에 의해 상부 기둥을 형성하는 공정과, 상기 기둥 측벽에 제1절연막 스페이서를 형성한 후 상기 스페이서를 마스크로 하여 노출된 기판을 식각하여 상기 제1폭보다 좁은 제2폭을 갖는 트렌치를 형성함에 의해 중간부 기둥을 형성하는 공정과, 상기 기판 상부로부터 불순물을 이온주입하여 상기 제2폭을 갖는 트렌치의 내벽에 인접하는 스토리지 노드를 형성하는 공정과 상기 제1절연막 스페이서 측벽 및 제2폭을 갖는 트렌치의 측벽에 제2절연막 스페이서를 형성한 후 상기 제2절연막 스페이서를 마스크로 하여 상기 제2폭보다 좁은 제3폭을 갖는 트렌치를 형성함에 의해 하부기둥을 형성하는 공정과, 상기 기판 상부로부터 상기 기판과 같은 도전형의 불순물을 이온주입하여 상기 제3폭을 갖는 트렌치를 감싸는 확산층을 형성함에 의해 이웃하는 쎌을 전기적으로 절연시키는 공정과, 상기 제2절연막 스페이서를 제거한 후 상기 트렌치 내부에 유전막을 중간층으로 하는 도전층을 충진하여 쎌플레이트를 형성하는 공정에 의한 캐패시터를 구비한다. 여기서 상기 쎌 플레이트는 제2트렌치의 높이 정도까지 충진될 수도 있고 제1트렌치의 높이 정도까지 충진될 수도 있다. 상기 쎌 플레이트가 제2트렌치의 높이 즉, 수직으로 형성된 게이트의 하면에 이르는 높이 정도까지 충진되었을 경우에는 상기 쎌 플레치트 상면에 소정두께의 절연막을 형성한 후 상기 제3도 또는 제4도에 도시한 공정을 실시한다. 한편 쎌 플레이트가 제1트렌치의 높이 즉, 수직으로 형성된 게이트의 상면에 이르는 높이 정도까지 충진되었을 경우에는 연결용 기둥이 형성될 영역을 제외한 영역의 쎌 플레이트를 0.3μm 정도 식각한 후 상기 기판 상면에 0.1μm 정도의 두께로 산화막을 형성한다. 그 다음 상기 실리콘 기둥 측벽 및 상면에 형성된 절연막을 선택적으로 식각한 후 불순물이 주입된 다결정 실리콘층을 형성한다. 그 다음 반응성 이온식각하여 상기 실리콘 기둥 측벽 및 산화막을 중간층으로 하는 쎌플레이트 측벽에 다결정 실리콘층 스페이서를 형성한다.
상술한 바와 같이 본 발명은 반도체 장치의 제조방법에 있어서 SGT 쎌과 같은 수직형 쎌의 게이트 전극을 종래와 같이 포토레지스트 패턴을 이용하는 대신 연결용 기둥 또는 연결용 트렌치를 형성한 후 그 측벽에 다결정 실리콘 스페이서를 형성함에 의해 서로 연결시킴으로써 미스얼라인 마진이 필요없을 뿐만아니라 쇼트 가능성이 없는 효과가 있다.
Claims (14)
- 수직형 쎌을 구비하는 반도체 장치의 제조방법에 있어서, 반도체 기판을 식각하여 소정방향으로 배열되고 그 측벽에 절연막 스페이서를 갖는 복수개의 기둥을 형성하는 제1공정과, 상기 기둥들 사이의 영역을 소정물질로 충진하는 제2공정과, 상기 기판 상면에 상기 기둥상부에서 상기 소정 방향으로 신장되는 마스크 패턴을 형성한 후 상기 소정물질을 식각하여 상기 기둥과 기둥사이에 소정물질로 형성되고 상기 기둥과 절연막 스페이서에 의하여 이격된 상기 소정물질 기둥을 형성하는 제3공정과, 상기 마스크 패턴을 제거한 후 상기 절연막 스페이서를 식각하는 제4공정과, 상기 기판 상면에 도전층을 형성한 후 상기 기둥의 상면이 노출될 때까지 반응성 이온식각하여 상기 기둥의 측면에 스페이서 형태의 워드선을 형성하는 제5공정을 구비함을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 마스크 패턴이 상기 기둥상부에서 제1방향으로 신장되는 영역에 포토레지스트를 형성함에 의한 것임을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 마스크 패턴이 상기 기둥상부에서 제1방향으로 신장되는 영역을 제외한 영역에 포토레지스트를 형성함에 의한 것임을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제1공정이 상기 제1방향으로 배열되는 마스크 패턴을 형성한 후 상기 기판을 식각하여 제1폭을 갖는 트렌치를 형성함에 의해 상부 기둥을 형성하는 제1단계와, 상기 기둥측벽에 제1절연막 스페이서를 형성하는 제2단계와, 상기 제1절연막 스페이서를 마스크로 하여 노출된 기판을 식각하여 상기 제1폭보다 좁은 제2폭을 갖는 트렌치를 형성함에 의해 중간부 기둥을 형성하는 제3단계와, 상기 기판 상부로부터 불순물을 이온주입하여 상기 제2폭을 갖는 트렌치의 내벽에 인접하는 스토리지 노드를 형성하는 제4단계와, 상기 제1절연막 스페이서 측벽 및 제2폭을 갖는 트렌치의 측벽에 제2절연막 스페이서를 형성하는 제5단계와, 상기 제2절연막 스페이서를 마스크로 하여 노출된 기판을 식각하여 상기 제2폭보다 좁은 제3폭을 갖는 트렌치를 형성함에 의해 하부기둥을 형성한 후 상기 기판 상부로부터 상기 기판과 같은 도전형의 불순물을 이온주입하여 이웃하는 쎌을 전기적으로 절연하는 확산층을 형성하는 제6단계로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
- 제4항에 있어서, 상기 제1공정 후 상기 제2절연막 스페이서를 제거한 후 상기 기판 표면에 유전막을 형성하는 공정과, 상기 제2폭을 갖는 트렌치 상단부까지 도전층을 충진하여 쎌 플레이트를 형성하는 공정을 더 구비함을 특징으로 하는 반도체 장치의 제조방법.
- 제5항에 있어서, 상기 제2공정의 소정물질이 절연물임을 특징으로 하는 반도체 장치의 제조방법.
- 제6항에 있어서, 상기 마스크 패턴이 상기 기둥 상부에서 제1방향으로 신장되는 영역에 포토레지스트를 형성함에 의한 것임을 특징으로 하는 반도체 장치의 제조방법.
- 제6항에 있어서, 상기 마스크 패턴이 상기 기둥 상부에서 제1방향으로 신장되는 영역을 제외한 영역에 포토레지스트를 형성함에 의한 것임을 특징으로 하는 반도체 장치의 제조방법.
- 제4항에 있어서, 상기 제1공정 후 상기 제2절연막 스페이서를 제거한 후 상기 기판 표면에 유전막을 형성하는 공정을 더 구비함을 특징으로 하는 반도체 장치의 제조방법.
- 제9항에 있어서, 상기 소정물질이 도전층으로 이루어지고 상기 제1폭을 갖는 트렌치의 상단부까지 충진됨을 특징으로 하는 반도체 장치의 제조방법.
- 제10항에 있어서, 상기 제3공정후 상기 기판 표면에 절연막을 형성하는 공정을 더 구비함을 특징으로 하는 반도체 장치의 제조방법.
- 제11항에 있어서, 상기 마스크 패턴이 상기 기둥 상부에서 제1방향으로 신장되는 영역에 포토레지스트를 형성함에 의한 것임을 특징으로 하는 반도체 장치의 제조방법.
- 제11항에 있어서, 상기 마스크 패턴이 상기 기둥 상부에서 제1방향으로 신장되는 영역을 제외한 영역에 포토레지스트를 형성함에 의한 것임을 특징으로 하는 반도체 장치의 제조방법.
- 반도체 기판을 식각함에 의해 형성되고 소정방향으로 배열된 복수개의 기둥과, 상기 기둥의 측벽을 둘러싸는 도전층으로 된 게이트 전극을 갖는 수직형 쎌을 구비하는 반도체 장치에 있어서, 상기 게이트 전극이 아웃하는 상기 기둥사이의 트렌치 측벽에 형성된 고리모양의 도전층 스페이서에 의해 서로 연결됨을 특징으로 하는 반도체 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000658A KR960011176B1 (ko) | 1992-01-17 | 1992-01-17 | 반도체 장치의 제조방법 및 그 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000658A KR960011176B1 (ko) | 1992-01-17 | 1992-01-17 | 반도체 장치의 제조방법 및 그 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930017080A KR930017080A (ko) | 1993-08-30 |
| KR960011176B1 true KR960011176B1 (ko) | 1996-08-21 |
Family
ID=19328036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920000658A KR960011176B1 (ko) | 1992-01-17 | 1992-01-17 | 반도체 장치의 제조방법 및 그 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960011176B1 (ko) |
-
1992
- 1992-01-17 KR KR1019920000658A patent/KR960011176B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930017080A (ko) | 1993-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753526A (en) | Manufacturing process of a semiconductor memory device including a trench capacitor and a surrounding gate transistor | |
| JP3487927B2 (ja) | 半導体装置およびその製造方法 | |
| US5571730A (en) | Semiconductor device having vertical metal oxide semiconductors and a method for manufacturing the same | |
| US4801988A (en) | Semiconductor trench capacitor cell with merged isolation and node trench construction | |
| KR940006587B1 (ko) | 디램셀의 캐패시터 제조방법 | |
| KR100502410B1 (ko) | 디램 셀들 | |
| KR930009594B1 (ko) | 고집적 반도체 메모리장치 및 그 제조방법 | |
| US8174065B2 (en) | Semiconductor device having vertical transistor and method of fabricating the same | |
| KR970000229B1 (ko) | 디램 캐패시터의 제조방법 | |
| US5885864A (en) | Method for forming compact memory cell using vertical devices | |
| KR100509210B1 (ko) | Dram셀장치및그의제조방법 | |
| US5629540A (en) | Semiconductor device having overlapped storage electrodes | |
| KR100519127B1 (ko) | 메모리 어레이 및 메모리 어레이 제작 방법 | |
| KR970000718B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| US5250830A (en) | Dynamic type semiconductor memory device and its manufacturing method | |
| KR20030011923A (ko) | 노드 캐패시턴스 확장을 위한 디램 셀 레이아웃 | |
| KR0140044B1 (ko) | 메모리 셀중에 절연 구조를 가지는 반도체 메모리 소자 | |
| US20210391338A1 (en) | Semiconductor memory device with guard pillar and manufacturing method thereof | |
| US7119390B2 (en) | Dynamic random access memory and fabrication thereof | |
| US6773983B2 (en) | Memory cell arrangement and method for its fabrication | |
| US6294424B1 (en) | Method for fabricating a semiconductor device | |
| KR960011176B1 (ko) | 반도체 장치의 제조방법 및 그 구조 | |
| KR100363376B1 (ko) | 반도체 디바이스 | |
| KR100343002B1 (ko) | 버티컬 트랜지스터와 딥 트렌치 커패시터를 가지는 메모리셀 | |
| CN217361583U (zh) | 半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |