KR960008160Y1

KR960008160Y1 - 펄스폭 가변 발진회로

Info

Publication number: KR960008160Y1
Application number: KR2019900017411U
Authority: KR
Inventors: 김창환; 안종기
Original assignee: 엘지반도체 주식회사; 문정환
Priority date: 1990-11-13
Filing date: 1990-11-13
Publication date: 1996-09-24
Also published as: KR920010637U

Abstract

요약없음

Description

펄스폭 가변 발진회로

제1도 (A), (B)는 타이머용 IC의 회로블록 및 상세회로도.

제2도는 종래의 펄스폭 가변발진주파수의 회로도.

제3도 (A), (B)는 제2도의 동작파형도.

제4도는 본 고안의 실시예를 나타낸 도면.

제5도 (A), (B)는 제4도의 동작 파형도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 타이머용 IC11 : 어스테이블 회로

12 : 모노스테이블 회로VR₁, VR₁₁: 가변저항

R₁-R₄: 저항R₁₀∼R₁₃: 저항

C₀, C₁, C₂: 콘덴서FF : 플립플롭

IC₁, IC₂: 비교기I₁, I₂, I₃: 인버터

본 고안은 발진주파수를 변경하지 않고 펄스폭만을 가변시키는 펄스폭 가변발진회로에 관한 것이다.

종래의 펄스폭 가변발진회로는 제1도에 도시된 통상의 타이머용 IC를 사용 제2도와 같이 접속 구성한 것이 알려져 있다.

즉, 상기 타이머용 IC(10)는 8번의 전원단자를 통하여 인가되는 Vcc전원전압을 3개의 저항(R₁∼R₃)으로 분압하여 비교기(IC₁, IC₂)의 기준단자에 각각 접속하고 상기 비교기(IC₁, IC₂)의 출력을 노아게이트(NOR₁, NOR₂)로 형성되는 플립플롭(FF)의 입력단자에 접속하며, 상기 플립플롭(FF)의 출력을 한쌍의 인버터(I₂, I₃)를 통하여 출력단자(3)에 출력함과 동시에 상기 인버터(I₂)를 통하여 방전용 MOSFET(TR₁)의 게이트에 인가하도록 구성되어 있다.

그리고 접지단자(1)는 접지되고 리셋단자(4)는 전원Vcc로 인버터(I₁)를 통하여 플립플롭(FF)를 리세트시키며, 트리거단자(2)와 드레쉬홀드단자(6)를 통해 상기 비교기(IC₁, IC₂)의 입력에 연결되며 방전단자(7)를 통하여 방전용 MOSFET(TR₁)의 드레인에 접속되도록 구성되어 있다.

그리고 종래의 펄스폭 가변 발진회로는, 제2도에 도시된 바와 같이, 제1도의 타이머용 IC(10)를 사용하여 저항(R₄)와 가변저항(VR₁)을 각각 트리거단자(6)와 방전단자(7) 및 전원단자(8)에 접속하고, 또한 전원단자(8)은 전원 Vcc가 인가되도록 접속됨과 동시에 리셋단자(4)에도 연결되도록 접속하며, 트리거단자(2)와 드레쉬홀드단자(6)를 공통으로 접속하여 공통으로 접속하여 콘덴서(C₀)에 접속하도록 구성되어 있다.

이와 같이 구성된 펄스폭 가변 발진회로는 어스테이블 회로로서 전원Vcc가 소정시간동안 가변저항(VR₁)과 저항(R₄)을 통하여 콘덴서(C₀)에 충전되고, 콘덴서(C₀)의 충전전압이 소정값을 초과하면 저항(R₄)을 통하여 방전하며, 상기 충전시간동안 출력단자(3)를 통하여 출력되는 신호는 로우레벨이 되어 결국, 충방전에 따라 소정주기의 발진 주파수를 갖는 구형파를 발생하게 된다.

이때, 충전주기는 가변저항(VR₁)과 저항(R₄)의 각 저항값의 합과 콘덴서(C₀)의 용량과의 곱에 비례하고,. 방전주기는 저항(R₄)의 저항값과 콘덴서(C₀)의 용량과의 곱에 비례하게 되므로, 충전주기는 가변저항(VR₁)의 변동에 따라 가변하고 방전주기는 일정하게 된다.

따라서 펄스폭을 작게하기 위해 가변저항(VR₁)의 값을 작게 하는 경우 제3도(A)와 같이 T₁과 T₂를 가지는 구형파가 발생되고, 펄스폭을 크게 하기 위해 가변저항(VR₁)의 값을 크게 하는 경우 제3도(B)와 같이 T'₁와 T'₂을 가지는 구형파가 된다.

이때, T₂=T'₂이나, T₁T'₁로 되어 결국 발진주기 T₁+T₂T'₁+T'₂로 되므로 펄스폭을 T₁에서 T'₁로 가변시킬 때 주기, 즉 발진주파수도 1/(T₁+T₂)에서 1/(T'₁+ T'₂)로 가변된다는 문제점이 있었다.

따라서 본고안은 이와 같은 종래의 문제점을 감안하여 고안한 것으로 발진주파수를 가변함이 없이 펄스폭을 가변하는 펄스폭 가변발진회로를 제공하기 위한 것이다.

이하 본고안을 첨부도면에 근거하여 상세히 설명한다.

제4도는 본고안의 펄스폭 가변발진회로를 나타낸 것으로, 이에 사용하는 IC는 제1도에 도시된 통상의 타이머용 IC(10)로써, 상기 타이머용 IC(10)의 트리거단자(2) 및 드레쉬홀드단자(6)의 공통접속점과 접지 사이에 콘덴서(C₁)를 접속하고 상기 드레쉬홀드단자(6) 및 방전단자(7) 사이에 저항(R₁₀)을 전원단자(8) 및 방전단자(7) 사이에 저항(R₁₁)을 각각 접속하며, 또한 상기 전원단자(8)는 전원 Vcc가 인가됨과 동시에 리셋단자(4)에 접속되게 구성한 어스테이블회로(11)와, 상기 타이머용 IC(10)의 드레쉬홀드단자(6) 및 방전단자(7)의 공통접속점과 전지 사이에 콘덴서(C₂)를 전원단자(8)와 방전단자(7) 사이에 가변저항(VR₁₁)를 각각 접속하고, 또한 상기 전원 Vcc가 인가된 전원단자(8)는 리셋단자(4)에 접속되며 상기 어스테이블 회로(11)의 출력단자(3)를 트리거단자(2)에 접속하여 형성되는 모노스테이블 회로(12)로 구성되어 있다.

이와 같이 구성된 본 고안의 작동에 대하여 구체적으로 설명한다.

어스테이블 회로(11)는 전원단자(8)를 통하여 전원 Vcc가 인가되면, 플립플롭(FF)과 리셋단자(4)를 통하여 리셋되어 출력Q는 하이레벨로, 출력는 로우레벨로 래치된다.

그리고 편의상 저항(R₁, R₂, R₃)이 모두 동일한 값을 갖는다고 가정하면 비교기(IC₁)의 기준단자(-단자)에는 ⅔Vcc가 각각 인가됨과 동시에 콘덴서(C₁)는 저항(R₁₀, R₁₁)을 통하여 충전된다. 이때 출력단자(3)는 하이레벨의 신호가 출력된다.

상기 콘덴서(C₁)의 충전전압이 V_C1=⅔Vcc일때 까지는 상기 래치상태가 계속유지된다.

V_C1=⅔Vcc로 되면 비교기(IC₁)의 출력이 하이레벨로 되어, 출력Q가 로우상태, 출력가하이상태로 래치된다.

이것에 대해 출력단자(3)는 로우레벨의 신호가 출력됨과 동시에 MOSFET(T R₁)은 턴온되어 콘덴서(C₁)는 저항(R₁₀)을 통하여 방전된다.

그 후 콘덴서(C₁)의 충전전압이 V_C1=⅓Vcc 로 될 때까지 이전의 래치상태를 유지하나 V_C1⅓Vcc로 되면 비교기(IC₂)의 출력이 하이레벨이 되어 플립플롭(FF)의 출력Q는 하이,는 로우레벨이 래치되고 이것에 의해 MOSFET(TR₁)이 턴오프되므로 콘덴서(C₁)는 다시 저항(R₁₀, R₁₁)을 통하여 충전됨과 동시애 출력단자(3)는 하이레벨상태로 된다.

따라서 제5도(A)의 타이밍도 도시된 바와 같이 콘덴서(C₁)에 저항(R₁₀, R₁₁)을 통하여 충전되는 시간(T₁₁)동안은 출력단자(3)는 하이레벨, 콘덴서(C₁)가 (R₁₀)을 통하여 방전되는 시간(T₁₂)동안은 출력단자(3)는 로우레벨의 구형파를 발생하게 되고, 이 구형파의 주기(T₁, T₂)는 일정하므로 이 구형파의 발진주파수, 1/(T₁₁+T₁₂)가 일정하게 된다.

이와 같은 일정주파수의 구형파가 모노스테이블 회로(12)의 입력단자에 입력되면, 상기 구형파가 하강하는 순간에 동기되어 모노스테이블 회로(12)가 트리거되므로 가변저항(VR₁₁)을 통하여 콘덴서(C₂)가 충전을 하기 시작한다.

즉, 전원 Vcc가 리셋단자(4')에 인가되면 플립플롭(FF)의 출력Q는 하이,는 로우상태로 리셋되며, 상기 비교기(IC₁)의 출력은 로우, 비교기(IC₂)의 출력은 하이가 되어 상기 리셋된 상태로 플립플롭(FF)은 래치된다.

그 후 콘덴서(C₂)의 충전전압(Vc₂)이 ⅔Vcc 이상으로 되면 비교기(IC₁)의 출력이 하이레벨로 되어 플립플롭(FF)의 출력Q가 로우,가 하이상태로 되므로, MOSFET(TR₁)가 턴온되어 콘덴서(C₂)가 순간적으로 방전됨과 동시에 출력단자(3')의 신호상태는 로우베렐로 반전되므로, 출력단자(3)가 하이레벨로 되는 기간, 즉 펄스폭은 T₁₃이다.

그리고 상기 플립플롭(FF)의 래치상태는 콘덴서(C₂)가 완전히 방전되어 비교기(IC₁)의 출력이 로우레벨로 되더라도 비교기(IC₁)의 출력이 로우레벨 상태를 유지하고 있는 동안 비교기(IC₂)의 기준단자(+단자)보다 트리거단자(2')를 통하여 입력되는 하이레벨의 신호가 더크게 설정되어 있어 비교기(IC₂)의 출력은 로우 레벨상태를 유지하기 때문에, 플립플롭(FF)의 래치상태는 트리거단자(2')를 통하여 로우레벨의 신호가 입력되는 동안은 변경되지 않는다.

그 후 상기 어스테이블 회로(11)의 출력이 로우레벨이 되면 비교기(IC₂)의 출력이 하이레벨로 되어 플립플롭(FF)의 출력은 Q가 하이,가 로우로 반전되어 래치되고 이것에 의해 MOSFET(TR₁)가 턴오프되어 콘덴서(C₂)는 다시 가변저항(VR₁₁)을 통하여 충전을 개시하게 된다.

상기 가변저항(VR₁₁)을 통하여 콘덴서(C₂)가 충전되는 동안은 출력단자(3')의전압은 하이레벨상태를 계속 유지하며, 컨덴서(C₂)가 방전된 후 어스테이블 회로(11)로 부터 로우레벨의 신호가 트리거단자(2')로 입력되기 전까지인 주기 T₁₄동안(제5도 (B)참조) 모노스테이블 회로(12)의 출력단자(3')의 신호는 로우레벨의 상태를 유지하게 된다.

따라서 모노스테이블 회로(12)의 출력되는 발진주파수(T₁₃+T₁₄)는 어스테이블 회로(11)의 발진주파수(T₁₁+T₁₂)와 일치하여 변동이 없으며 다만 가변저항(VR₁₁)의 값에 상응하게 모노스테이블 회로(12)의 펄스폭(T₁₃)이 변경되므로, 가변저항(VR₁)을 가변시켜 발진주파수의 변동없이 펄스폭을 임의적으로 가변시킬 수 있게 된다.

이상과 같이 본고안은 발진주파수를 변동함이 없이 임의로 펄스폭을 변결 시킬 수 있다는 특징이 있다.

Claims

타이머용 IC의 트리거단자(2) 및 드레쉬홀드단자(6)의 공통접속점과 접지 사이에 콘덴서(C₁)를 접속하고 상기 드레쉬홀드단자(6) 및 방전단자(7) 사이와, 전원단자(8) 및 방전단자(7) 사이에, 저항(R₁₀)과 저항(R₁₁)을 각각접속하며, 상기 전원단자(8)는 전원 Vcc가 인가됨과 동시에 리셋단자(4)에 접속되게 구성한 어스테이블회로(11)와, 타이머용 IC의 드레쉬홀드단자(6') 및 방전단자(7')의 공통접속점과 접지 사이에 콘덴서(C₂)를 전원단자(8')와 방전단자(7') 사이에 가변저항(VR₁₁)을 각각 접속하고, 상기 전원 Vcc가 인가된 전원단자(8')는 리셋단자(4')에 접속되며 상기 어스테이블 회로(11)의 출력단자(3)를 트리거단자(2')에 접속하여 형성되는 모노스테이블 회로(12)를 구비함을 특징으로 하는 펄스폭 가변발진회로.