KR960004466B1 - 반도체 메모리 장치의 제조방법 - Google Patents
반도체 메모리 장치의 제조방법 Download PDFInfo
- Publication number
- KR960004466B1 KR960004466B1 KR1019920002814A KR920002814A KR960004466B1 KR 960004466 B1 KR960004466 B1 KR 960004466B1 KR 1019920002814 A KR1019920002814 A KR 1019920002814A KR 920002814 A KR920002814 A KR 920002814A KR 960004466 B1 KR960004466 B1 KR 960004466B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- photoresist
- contact hole
- semiconductor substrate
- source region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 238000003860 storage Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 239000012495 reaction gas Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 239000012774 insulation material Substances 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- XUIMIQQOPSSXEZ-RNFDNDRNSA-N silicon-32 atom Chemical compound [32Si] XUIMIQQOPSSXEZ-RNFDNDRNSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제1a도 내지 제1h도는 종래 기술에 의한 반도체 메모리 장치의 커패시터 제조방법을 도시한 단면도.
제2도는 종래 방법에 의한 반도체 메모리 장치의 커패시터의 스토리지 전극을 나타낸 사시도.
제3a도 내지 제3e도는 본 발명의 일실시예에 의한 반도체 메모리 장치의 커패시터 제조방법을 도시한 단면도.
제4도는 본 발명에 의한 반도체 메모리 장치의 커패시터의 스토리지 전극을 나타낸 사시도.
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 셀커패시턴스증가 및 신뢰성있는 소자제조를 위한 반도체장치의 커패시터 제조방법에 관한 것이다.
메모리셀 면적의 감소에 따른 셀커패시턴스의 감소는 DRAM의 집적도 증가에 심각한 장애요인이 되고 있다. 이는 메모리셀의 독출능력을 저하시키고 소프트 에러율을 증가시킬 뿐만 아니라, 저전압에서의 소자 동작을 어렵게 하여 작동시 전력소모를 과다하게 하기 때문에 반도체 메모리 장치의 고집적화를 위해서는 반드시 해결해야 할 과제이다.
통상 약 1.5㎛2의 메모리셀 면적을 가지는 64MB급 DRAM에 있어서, 일반적인 2차원적 구조의 스택형 메모리셀을 사용할 경우, 오산화탄탈륨(Ta2O5)과 같은 고유전물질을 사용하더라도 충분한 셀커패시턴스를 얻기가 힘들기 때문에 3차원적 구조의 스택형 커패시터를 제안하여 커패시턴스 향상을 도모하고 있다. 이중스택(Double stack) 구조, 핀(Fin) 구조, 원통형 전극(Cylindrical)구조, 스프레드 스택(Spread stck) 구조 및 박스(Box) 구조는 메모리셀의 셀커패시턴스 증가를 위해 제안된 3차원적 구조의 스토리지전극들이다. 3차원적 구조의 스택형 셀커패시터 구조에 있어서, 특히 원통형 전극구조는 원통의 외면뿐만 아니라 내면까지 유효 커패시터 영역으로 이용할 수 있어 64Mb급 메모리셀이나 그 이상급으로 고집적되는 메모리셀에 적합한 구조를 채택되고 있다.
제1a도 내지 제1h도를 참조하여 종래의 원통형 구조의 커패시터 제조방법을 설명한다.
필드산화막(12)에 의해 활성영역 및 비활성영역으로 구분되어진 반도체기판(10)의 상기 활성영역에 하나의 드레인영역(16)과 상기 드레인영역과 접촉하도록 형성된 비트라인(21)을 공유하며 각각이 하나씩의 소오스영역(14) 및 게이트전극(18)을 구비한 트랜지스터를 형성한 후, 상기 트랜지스터가 형성되어 있는 반도체기판 전면에 절연물질을 도포하여 층간절연층(20)을 형성하고 상기 층간 절연층(20)이 형성되어 있는 반도체기판 전면에 그 표면이 평탄하게 되도록 절연물질을 도포하여 평탄화층(22)을 형성한 후, 제1콘택홀을 형성하기 위한 마스크패턴(도시하지 않음)을 적용하여 트랜지스터의 상기 소오스영역(14)상에 적층되어 있는 층간절연층(20)과 평탄화층(220을 부분적으로 제거해냄으로써 제1콘택홀을 형성한 다음 콘택홀 크기를 작게 하기 위하여 제1콘택홀 측벽에 스페이서(24)을 형성한다(제1a도).
이어서 상기 결과물 전면에 도전물질, 에컨대 다결정실리콘(26)의 증착/식각공정을 반복하여 상기 제1콘택홀을 다결정실리콘으로 채운다음(제1b도), 다시 식각에 의해 제1콘택홀내에만 다결정실리콘(26)이 남도록 다른 부분의 다결정실리콘을 제거해 낸다(제1c도).
다음에 상기 결과물 전면에 제1절연층, 제2절연층, 예컨대 질화막(28)과 산화막(30)을 형성하여 평탄화시킨다(제1d도).
이어서 제2콘택홀을 형성하기 위한 마스크 패턴(도시되지 않음)을 적용하여 상기 산화막(30)과 질화막(28)을 부분적으로 건식식각에 의해 제거함으로써 제2콘택홀을 형성한 후, 도전물질, 예컨대 다결정실리콘(32)을 상기 제2콘택홀이 형성되어 있는 반도체기판 전면에 증각한다(제1e도).
다음에 상기 결과물 전면에 포토레지스트를 도포하고 건식식각을 행하여 상기 제2콘택홀내에만 상기 포토레지스트(34)가 남도록 한다(제1f도).
이어서 상기 제2콘택홀내에 채워진 상기 포토레지스터(34)를 마스크로 하여 상기 제2콘택홀 이외의 부분에 형성된 다결정실리콘(32)을 건식식각에 의해 제거한 후 상기 포토레지스트를 제거하고 또한 습식식각에 의해 상기 산화막(30)을 제거함으로써 커패시터의 스토리지 전극(26,32)을 완성한다(제1g도).
이어서 상기 스토리지 전극이 형성되어 있는 반도체 기판 전면에 유전체막(36)과 플레이트 전극을 형성하기 위한 도전물질(38)을 차례로 침적하여 커패시터를 완성한다(제1h도).
제2도는 상기와 같은 공정에 완성된 커패시터의 스토리지전극부를 나타낸 사시도이다.
상술한 종래의 기술은 제조공정이 매우 길고 복잡하여 어려운 문제점이 있다.
따라서 본 발명은 상술한 문제점을 해결하기 위해 제조공정이 단순하면서도 큰 커패시터 용량을 갖는 원통형 구조의 커패시터 제조방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은 소오스영역, 드레인영역 및 게이트전극으로 구성되는 하나의 트랜지스터와, 스토리지전극, 유전체막 및 플레이트전극으로 구성되는 하나의 커패시터로 이루어진 메모리셀들이 규칙적으로 반도체기판에 형성된 반도체 메모리 장치의 제조방법에 있어서, 상기 커패시터의 스토리지전극 형성을 위한 공정은, 상기 소오스영역에 형성된 콘택홀내에 절연물질로 이루어진 원통의 기둥을 형성하는 공정과, 결과물 전면에 제1도전층을 형성하는 공정, 및 각 커패시터 단위로 상기 제1도전층을 한정함으로써 상기 스토리지전극을 완성하는 공정을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법을 제공한다.
본 발명의 하나의 태양에 의하면, 상기 절연물질로 이루어진 원통의 기둥을 형성하는 공정은, 상기 트랜지스터가 형성되어 있는 반도체기판 전면에 층간절연층을 형성하는 공정과, 결과물 전면에 포토레지스트를 도포한 후 포토리소그래피 공정에 의해 상기 소오스영역상에 원기둥형태의 콘택홀 패턴을 형성하는 공정, 결과물 전면에 절연물질을 증착하여 절연막을 형성한 후 이방성식각하여 상기 포토레지스트로 이루어진 콘택홀 패턴의 측벽에만 상기 절연막을 남김과 더불어 노출된 상기 층간절연층을 제거하여 반도체기판을 노출시키는 공정 및 상기 포토레지스트 패턴을 제거하는 공정으로 구성될 수 있다.
상기 층간절연층은 바람직하게는 HTO막이다. 상기 절연막을 180℃~230℃의 온도에서 플라즈마방식에 의해 증착된 산화막을 사용하는 것이 바람직하다. 산화막의 두께는 900Å~1200Å이 바람직하다.
상기 이방성식각은 반응가스의 우량 O215SCCM, CHF3133SCCM, 압벽 52m Torr, 590V의 조건에서 8분간 행하는 건식식각이다.
상기 포토레지스트를 제거하는 공정은 O2플라즈마를 이용한 건식식각과 H2SO4를 이용한 습식식각에 의해 행하는 것이 바람직하다.
본 발명의 바람직한 태양에 의하면, 상기 제1도전층은 불순물이 도우프된 다결정실리콘을 증착하여 형성하며, 그 두께는 2300Å~2700Å으로 한다.
상기와 같은 제조방법에 의해 형성된 원통형 구조에서는, 평면적으로 한정된 공간에 높이 방향으로 원통형의 돌출부를 갖게 하여 이를 커패시터의 면적으로 이용함으로써 작은 셀면적에서도 매우 큰 커패서터 용량을 갖게 된다. 또한 콘택홀을 형성하기 위해 형성한 포토레지스트 마스크위에 저온 플라즈마 방식에 의한 산화막을 형성하는 한 공정만 추가함으로써 큰 커패시터 용량을 갖는 초고집적 반도체 메모리 장치가 실현된다.
이하, 첨부되 도면을 참조하여 본 발명을 더욱 상세히 설명한다.
제3a도 내지 제3e도는 본 발명의 일실시예에 의한 고집적 반도체 메모리 장치의 커패시터 제조방법을 도시한 단면도이다.
제3a도를 참조하면, 반도체기판(10)에 트랜지스터를 형성하는 공정을 도시한 것으로서, 비활성영역으로 구분되어진 반도체 기판(10)의 상기 활성영역에 하나의 드레인영역(16)과 상기 드레인영역과 접촉하는 하나의 비트라인(21)을 서로 공유하며 각각이 하나씩의 소오스영역(14)과 게이트전극(18)을 구비하는 트랜지스터를 형성한 후, 예컨대 HTO(High temperature oxide)와 같은 절연물질을 1500Å~2000Å, 바람직하게는 1700Å두께로 상기 트랜지스터가 형성되어 있는 반도체기판 전면에 증착하여 층간절연층(20)을 형성한다.
제3b도를 참조하면, 상기 층간절연층(20)이 형성되어 있는 반도체기판 전면에 포토레지스터(4)를 1㎛~1.5㎛, 바람직하게는 1.17㎛의 두께로 도포한 후 지름 0.6㎛ 정도의 원기둥 형태의 콘택홀을 포토리소그래피공정에 의해 형성한 후, 플라즈마방식에 의한 산화막(Plasma enhanced exide; 42)을 180℃~230℃, 바람직하게는 200℃의 온도에서 900Å~1200Å, 바람직하게는 1000Å의 두께로 증착하여 상기 콘택홀이 형성되어 있는 반도체 기판 전면에 형성한다. 이에따라 콘택홀의 크기는 지름 0.4㎛로 감소하게 된다.
제3c도를 참조하면, 상기 산화막(42)을 건식식각에 의해 부분적으로 제거하여 상기 콘택홀내에 산화막으로 이루어진 원통의 기둥을 형성하는 공정을 도시한 것으로, 상기 산화막(42)을 반응가스이 유량 O215SCCM, CHF3133SCCM, 압력 52mTOrr, 590V의 조건으로 8분간 건식식각하여 약 높이 9500Å(PR두께-산화막(20)두께-산화막(20)두께×과도식각량=1.17㎛-1700Å-1700Å×0.3)와 폭 1000Å의 기둥(42')을 형성한다.
제3d도를 참조하면, 상기 포토레지스트를 O2플라즈마를 이용한 건식식각 H2SO4를 이용한 습식식각에 의해 모두 제거한 후, 상기 기둥(42')이 형성되어 있는 반도체기판 전면에 제1도전물질, 예컨대 AS가 도우프된 다결정실리콘 2300Å~2700Å, 바람직하게는 2500Å 두께로 증착하여 커패시터의 스토리지전극이 되는 제1도전층(44)을 형성한다.
이어서 제3e도를 참조하면, 상기 제1도전층(44)이 형성되어 있는 반도체기판 전면에 유전체 막(46)으로서 산화막, 질화막, 산화막이 각각 30Å, 75Å, 30Å의 두께로 형성된 3중구조의 ONO막을 형성한 후, 상기 유전체막(46)위에 제2도전물질, 예컨대 인이 도우프된 다결정실리콘을 1300Å~1700Å, 바람직하게는 1500Å 두께로 증착하여 커패시터의 플레이트전극이 되는 제2도전층(48)을 형성한다.
제4도는 본 발명에 의한 반도체 메모리 장치의 커패시터의 스토리지전극을 사시도로 나타낸 것으로서, 원통의 내벽과 외벽 그리고 원통의 기둥내부의 절연막의 표면 및 원통외벽부의 측면에 수평하게 연결되어 있는 도전층까지 스토리전극으로 이용할 수 있음에 따라 종래의 원통형 커패시터(제2도 참조)보다 커패시터 용량이 훨씬 증대된다.
본 발명은 상기 실시예에 한정되지 않고 트랜지스터의 구조가 바뀌거나 상기 원통의 기둥을 이루는 산화막의 높이가 아주 높아져도 쉽게 실시가 가능하다.
이상 상술한 바와같이 본 발명에 의하면, 큰 커패시터용량을 갖는 원통형 구조의 커패시터를 간단한 공정으로 제조할 수 있으며 콘택홀 크기 및 커패시터용량을 저온플라즈마 산화막의 두께 포토레지스터 마스크두께를 조절함으로써 쉽게 제어할 수 있어 원가절감, 제조공정일 단축 및 제조에 드는 시간과 노력의 감소가 가능하게 된다.
Claims (8)
- 소오스 영역, 드레인영역 및 게이트 전극으로 구성되는 하나의 트랜지스터와, 스토리지 전극, 유전체막 및 플레이트 전극으로 구성되는 하나의 커패시터로 이루어진 메모리셀들이 규칙적으로 반도체 기판에 형성된 반도체 메모리 장치의 제조방법에 있어서, 상기 트랜지스터가 형성되어 있는 반도체 기판 전면에 층간 절연층을 형성하는 공정; 상기 층간절연층위에 상기 소오스영역과 스토리지 전극을 접촉시키기 위한 콘택홀을 한정하는 포토레지스트패턴을 형성하는 공정; 상기 결과물 전면에 절연물질을 증착하여 절연막을 형성한 후, 이방성식각하여 상기 포토레지스터패턴의 측벽에만 상기 절연막을 남김과 동시에 노출된 상기 층간 절연층을 제거하고 반도체 기판의 소오스영역을 노출시키는 콘택홀을 형성하는 공정; 및 상기 포토레지스트패턴을 제거하고 결과물 전면에 스토리지전극으로 사용되는 제1도전층패턴을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 층간절연층은 HTO층임을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 포토레지스트는 1~1.5㎛의 두께로 도포하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 절연막은 180~230℃의 온도에서 플라즈마 방식에 의해 증착된 산화막임을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제4항에 있어서, 상기 산화막의 두께는 900~1200Å임을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 이방성식각은 반응가스의 유량 O215SCCM, CHF3, 13S CCM, 52m Torr, 590V의 조건에서 8분간 행하는 건식식각임을 특징으로하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 포토레지스트를 제거하는 공정은 O2플라즈마를 이용한 건식식각과 H2SO4를 이용한 습식식각에 의해 행하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 제1도전층은 불순물이 도우프된 다결정 실리콘을 2300~ 2700Å두께로 증착하여 형성함을 특징으로 하는 반도체 메모리 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002814A KR960004466B1 (ko) | 1992-02-24 | 1992-02-24 | 반도체 메모리 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002814A KR960004466B1 (ko) | 1992-02-24 | 1992-02-24 | 반도체 메모리 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930018732A KR930018732A (ko) | 1993-09-22 |
| KR960004466B1 true KR960004466B1 (ko) | 1996-04-06 |
Family
ID=19329425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920002814A KR960004466B1 (ko) | 1992-02-24 | 1992-02-24 | 반도체 메모리 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960004466B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100599440B1 (ko) * | 2000-06-30 | 2006-07-12 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
-
1992
- 1992-02-24 KR KR1019920002814A patent/KR960004466B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930018732A (ko) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531473B2 (ja) | 半導体メモリ装置およびその製造方法 | |
| KR960005251B1 (ko) | 반도체 메모리장치의 제조방법 | |
| JP2617049B2 (ja) | 高集積半導体メモリ装置の製造方法 | |
| US5907782A (en) | Method of forming a multiple fin-pillar capacitor for a high density dram cell | |
| US5302540A (en) | Method of making capacitor | |
| US5071781A (en) | Method for manufacturing a semiconductor | |
| KR960015122B1 (ko) | 고집적 반도체 메모리장치의 제조방법 | |
| US6114201A (en) | Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs | |
| US5444005A (en) | Method for manufacturing a capacitor of a semiconductor memory device | |
| US5595926A (en) | Method for fabricating a DRAM trench capacitor with recessed pillar | |
| KR940009616B1 (ko) | 홀 캐패시터 셀 및 그 제조방법 | |
| JP3449754B2 (ja) | Ｄｒａｍ製造方法 | |
| US5663093A (en) | Method for forming a cylindrical capacitor having a central spine | |
| US5231044A (en) | Method of making semiconductor memory elements | |
| KR100213189B1 (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR100356826B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US5441908A (en) | Capacitor of a semiconductor device having increased effective area | |
| KR100325471B1 (ko) | 디램의 제조 방법 | |
| KR960004466B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| JPH0364964A (ja) | 半導体記憶装置の製造方法 | |
| US5710074A (en) | Increased surface area of an STC structure via the use of a storage node electrode comprised of polysilicon mesas and polysilicon sidewall spacers | |
| US5904537A (en) | Method of manufacturing a crown-fin-pillar capacitor for high density drams | |
| KR100278643B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR960015526B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR0155790B1 (ko) | 반도체 메모리장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020318 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |