KR960004089B1

KR960004089B1 - 반도체소자의 저저항 접촉형성방법

Info

Publication number: KR960004089B1
Application number: KR1019920026723A
Authority: KR
Inventors: 김상영
Original assignee: 현대전자산업주식회사; 김주용
Priority date: 1992-12-30
Filing date: 1992-12-30
Publication date: 1996-03-26
Also published as: KR940016513A; US5391521A

Abstract

내용 없음.

Description

반도체소자의 저저항 접촉형성방법

제 1a 도 내지 제 1i 도는 실리콘기판에 N⁺확산층과 P⁺확산층을 형성한 후 N⁺확산층에만 접촉장을 열고 N⁺실리콘과 장벽높이가 낮은 금속으로 접촉을 형성한 후 또는 한번의 마스크 작업을 통하여 P⁺확산층위에 접촉창을 열고 P⁺실리콘과 장벽높이가 낮은 금속으로 접촉을 형성하고 확산방지금속층이 있는 금속배선을 형성하는 공정을 나타내는 반도체소자의 단면도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘기판 2 : N⁺확산층

3 : P⁺확산층 4 : 층간 절연막

5 : 감광막 6: N⁺접촉용금속

7 : P⁺접촉용금속 8 : 확산방지금속층

9 : 금속배선

본 발명은 고집적 반도체소자의 제조공정 관한 것으로, 특히, 2단계이 마스크 작업을 통하여 N⁺접촉과 P⁺접촉에 동일한 접촉용금속을 사용하지 않고 각각의 접촉에서 전위장벽이 낮은 물질을 접촉용금속으로 사용하여 저저항의 접촉을 형성하는 방법에 관한 것이다.

현재, 반도체소자의 제조기술이 초미세화 초고집적화됨에 따라 금속배선구조에서 발생하는 기생저항은 점점 더 큰 문제점으로 대두되고 있으며 이러한 기생저항은 금속배선과 확산층간의 접촉저항증가가 큰 원인이 되고 있다.

일반적으로 MOS(Metal-Oxide-Semiconductor)소자의 제조공정에서는 금속과 반도체간의 접촉은 오믹(Ohmic)접촉을 형성하여야 하며 이때에 오믹접촉을 실현하기 위하여 금속과 접촉되는 반도체표면을 고농도의 불순물이 존재할 수 있도록 하여 금속과 반도체간의 전류는 전위방위벽을 통한 터널링전류가 주가되도록 하고 있다.

이와같은 금속반도체간의 접촉에서 전류의 성분이 주로 터널링에 의하게 되면 이때의 전류밀도는 다음과 같다.

J_t∼exp(-8ø_B/E₀

여기에서 E₀₀₌(gh/2) (N_D/ε₃m^*)

ε₃: 실리콘의 유전상수

m^*: 전자의 유효질량

h : 감소된 플랭크 상수

N_D: 불순물 농도

또한 특정접촉저항의 정의로부터

식 (2)로부터 터널링영역에서 특정접촉저항은 도핑농도와 전위장벽의 변화에 따라 지수함수적으로 변함을 알 수 있다.

즉, 접촉저항을 감소시키기 위해서는 반도체표면에 활서화된 불순물의 농도가 증가시키고 접촉용금속으로는 전위장벽이 낮은 물질을 사용하면 된다. 그러나 반도체표면에 활성화된 불순물의 농도를 증가시키는데에는 한계가 있으며, 전위장벽이 낮은 물질을 접촉용금속으로 사용하는데 있어서 동일한 금속을 N⁺확산층 및 P⁺확산층과의 접촉용금속으로 사용할 때 문제점은 동일한 금속과 N⁺및 P⁺확산층과의 전위장벽이 다르다는 점이다. 예를들어 PtSid의 경우 P⁺확산층과의 전위장벽은 0.26으로 매우 낮지만 N⁺확산층과는 0.84로 매우 높다. 따라서 본 발명에서는 접촉창을 열기 위한 마스크작업을 N⁺용 및 P⁺용으로 두 번에 나누어서 하여 N⁺접촉에는 N⁺확산층과 전위장벽이 낮은 물질 (예 : TiSi₂)을 접촉용금속으로 사용하고 P⁺접촉에는 P⁺확산층과 전위장벽이 낮은 물질(예: PtSi)을 접촉용금속으로 사용하여 N⁺및 P⁺접촉저항을 감소시키는 데 그 목적이 있다.

본 발명에 의하면 종래와 같이 N⁺및 P⁺접촉에 동일한 물질뿐 접촉용금속으로 사용하지 않고, N⁺확산층과 전위장벽이 낮은 물질은 N⁺접촉용금속으로 사용하기 위하여 종래 한번의 마스크 작업으로 N⁺및 P⁺의 접촉용 창을 동시에 열었던 것과는 달리 첫 번째 N⁺접촉용 창을 열고 N⁺접촉용금속을 증착하는 단계와 P⁺접촉용 창을 두번째 마스크 작업을 통해 열고 P⁺접촉용금속을 증착하는 단계와 이후의 금속배선을 하는 단계로 이루어지는 것을 특징으로 한다.

이하 본 발명을 도면을 참고로 하여 상세히 설명하기로 한다.

제 1a 도는 종래의 방법으로 실리콘기판(1)상에 N⁺확산층(2) 및 P⁺확산층(3)을 형성한 후 금속배선을 위한 층간절연막(4)을 증착한 상태를 나타내는 단면도이다.

제 1b 는 제 1a 도에 이어서 N⁺확산층(2)위에만 접촉창을 열기 위해 감광막(5)을 사용하여 마스크 작업을 하고 건식식각을 통하여 N⁺확산층(2)위에만 접촉창을 형성한 상태의 단면도이다.

제 1c 는 제 1b에서 형성된 감광막(5)을 제거하여 N⁺확산층 금속배선을 위한 접촉창 형성이 완성된 상태를 나타내는 단면도이다.

제 1d 는 제 1c 도와 같이 완성된 N⁺접촉창위에 N⁺실리콘과 전위장벽이 낮은 물질은 Ti을 N⁺접촉용금속(6)을 증착한 후 마스크 작업을 통하여 패턴을 형성한 상태의 단면도이다.

제 1e 도는 P⁺확산층(3)위에 접촉창을 열기 위해 감광막(5)을 이용하여 마스크 작업을 하고 건식식각을 통하여 P⁺접촉창을 형성한 상태의 단면도이다.

제 1f 도는 제 1e 도에서 형성된 감광막(5)을 제거하여 P⁺접촉창을 형성한 상태의 단면도이다.

제 1g 도는 제 1f 도와 같이 완성된 P⁺접촉창상에 P⁺실리콘과 전위장벽이 가장 낮은 물질인 PtSi을 P⁺접촉용금속(7)으로 증착한 것을 나타낸 단면도이다.

제 1h 도는 제 1g 도와 같이 P⁺접촉용금속(7)을 증착한 후 마스크작업을 통하여 P⁺접촉용금속(7)의 패턴을 형성한 것을 나타낸 단면도이다. 이때 N⁺접촉창 위에는 N⁺접촉용금속(6)과 P⁺접촉용금속(7)이 적층되지만 금속과 금속의 접촉으로 접촉저항에 미치는 영향은 없다.

제 1i 도는 제 1h 도와 같이 N⁺접촉위에는 N⁺접촉용금속(6) P⁺접촉위에는 P⁺접촉용금속(7)의 형성을 완료한 후 확산방지금속층(8)과 금속배선(9)을 증착한 후 마스크작업을 통하여 금속배선공정을 완료한 상태를 나타낸 단면도이다.

상기한 바와같이 본 발명은 저저항을 갖는 접촉을 형성하기 위하여 2단계의 마스크작업을 통하여 N⁺접촉에는 N⁺실리콘과 전위장벽이 낮은 금속을 접촉용금속으로 사용하고 P⁺접촉에는 P⁺실리콘과 전위장벽이 낮은 금속을 접촉용금속으로 사용하여 저저항의 접촉을 형성할 수 있다.

Claims

고집적 반도체소자의 저저항 접촉형성방법에 있어서, 실리콘기판(1)에 N⁺확산층(2) 및 P⁺확산층(3)을 형성하는 단계와, 상기 N⁺확산층(2) 및 P⁺확산층(3)이 형성된 실리콘기판 (1)상에 층간절연막(4)을 증착하고, 그 상부에 감광막(5)을 코팅한 후 상기 N⁺확산층(2) 상부에 N⁺접촉창을 형성하는 단계와, 전체구조상부에 감광막(5)을 코팅한 후 마스크작업과 건식식각 공정으로 P⁺확산층(3) 상부에 P⁺접촉창을 형성하는 단계와 잔존하는 감광막(5)을 제거하는 단계와, 상기 N⁺접촉창 상부에 N⁺접촉용금속(6)을 증착한 후, 마스크 작업을 통하여 N⁺접촉용금속(6) 패턴을 형성하는 단계와, 잔존하는 감광막(5)을 제거하는 단계와, 전체구조 상부에 P⁺접촉용금속(7)을 증착한 후 마스크공정으로 P⁺접촉용금속(7)의 패턴을 형성하는 단계와 전체구조 상부에 확산방지 금속층(8)와 금속배선(9)를 순차적으로 증착한 후, 마스크공정을 통하여 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 고집적 반도체소자의 저저항 접촉형성방법.
제 1 항에 있어서, N⁺접촉용금속은 Ti인 것을 특징으로 하는 고집적 반도체소자의 저저항 접촉형성방법.
제 1 항에 있어서, P⁺접촉용금속은 PtSi인 것을 특징으로 하는 고집적 반도체소자의 저저항 접촉형성방법.