KR960004089B1 - 반도체소자의 저저항 접촉형성방법 - Google Patents
반도체소자의 저저항 접촉형성방법 Download PDFInfo
- Publication number
- KR960004089B1 KR960004089B1 KR1019920026723A KR920026723A KR960004089B1 KR 960004089 B1 KR960004089 B1 KR 960004089B1 KR 1019920026723 A KR1019920026723 A KR 1019920026723A KR 920026723 A KR920026723 A KR 920026723A KR 960004089 B1 KR960004089 B1 KR 960004089B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- diffusion layer
- metal
- forming
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000002184 metal Substances 0.000 claims abstract description 61
- 239000010410 layer Substances 0.000 claims abstract description 51
- 238000009792 diffusion process Methods 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 230000000873 masking effect Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000011229 interlayer Substances 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 7
- 239000011248 coating agent Substances 0.000 claims abstract 4
- 238000000576 coating method Methods 0.000 claims abstract 4
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910021340 platinum monosilicide Inorganic materials 0.000 claims description 3
- 238000005036 potential barrier Methods 0.000 abstract description 15
- 230000004888 barrier function Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract 2
- 230000001747 exhibiting effect Effects 0.000 abstract 2
- 229910021332 silicide Inorganic materials 0.000 abstract 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/019—Contacts of silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제 1a 도 내지 제 1i 도는 실리콘기판에 N+확산층과 P+확산층을 형성한 후 N+확산층에만 접촉장을 열고 N+실리콘과 장벽높이가 낮은 금속으로 접촉을 형성한 후 또는 한번의 마스크 작업을 통하여 P+확산층위에 접촉창을 열고 P+실리콘과 장벽높이가 낮은 금속으로 접촉을 형성하고 확산방지금속층이 있는 금속배선을 형성하는 공정을 나타내는 반도체소자의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : N+확산층
3 : P+확산층 4 : 층간 절연막
5 : 감광막 6: N+접촉용금속
7 : P+접촉용금속 8 : 확산방지금속층
9 : 금속배선
본 발명은 고집적 반도체소자의 제조공정 관한 것으로, 특히, 2단계이 마스크 작업을 통하여 N+접촉과 P+접촉에 동일한 접촉용금속을 사용하지 않고 각각의 접촉에서 전위장벽이 낮은 물질을 접촉용금속으로 사용하여 저저항의 접촉을 형성하는 방법에 관한 것이다.
현재, 반도체소자의 제조기술이 초미세화 초고집적화됨에 따라 금속배선구조에서 발생하는 기생저항은 점점 더 큰 문제점으로 대두되고 있으며 이러한 기생저항은 금속배선과 확산층간의 접촉저항증가가 큰 원인이 되고 있다.
일반적으로 MOS(Metal-Oxide-Semiconductor)소자의 제조공정에서는 금속과 반도체간의 접촉은 오믹(Ohmic)접촉을 형성하여야 하며 이때에 오믹접촉을 실현하기 위하여 금속과 접촉되는 반도체표면을 고농도의 불순물이 존재할 수 있도록 하여 금속과 반도체간의 전류는 전위방위벽을 통한 터널링전류가 주가되도록 하고 있다.
이와같은 금속반도체간의 접촉에서 전류의 성분이 주로 터널링에 의하게 되면 이때의 전류밀도는 다음과 같다.
Jt∼exp(-8øB/E0
여기에서 E00=(gh/2) (ND/ε3m*)
ε3: 실리콘의 유전상수
m*: 전자의 유효질량
h : 감소된 플랭크 상수
ND: 불순물 농도
또한 특정접촉저항의 정의로부터
식 (2)로부터 터널링영역에서 특정접촉저항은 도핑농도와 전위장벽의 변화에 따라 지수함수적으로 변함을 알 수 있다.
즉, 접촉저항을 감소시키기 위해서는 반도체표면에 활서화된 불순물의 농도가 증가시키고 접촉용금속으로는 전위장벽이 낮은 물질을 사용하면 된다. 그러나 반도체표면에 활성화된 불순물의 농도를 증가시키는데에는 한계가 있으며, 전위장벽이 낮은 물질을 접촉용금속으로 사용하는데 있어서 동일한 금속을 N+확산층 및 P+확산층과의 접촉용금속으로 사용할 때 문제점은 동일한 금속과 N+및 P+확산층과의 전위장벽이 다르다는 점이다. 예를들어 PtSid의 경우 P+확산층과의 전위장벽은 0.26으로 매우 낮지만 N+확산층과는 0.84로 매우 높다. 따라서 본 발명에서는 접촉창을 열기 위한 마스크작업을 N+용 및 P+용으로 두 번에 나누어서 하여 N+접촉에는 N+확산층과 전위장벽이 낮은 물질 (예 : TiSi2)을 접촉용금속으로 사용하고 P+접촉에는 P+확산층과 전위장벽이 낮은 물질(예: PtSi)을 접촉용금속으로 사용하여 N+및 P+접촉저항을 감소시키는 데 그 목적이 있다.
본 발명에 의하면 종래와 같이 N+및 P+접촉에 동일한 물질뿐 접촉용금속으로 사용하지 않고, N+확산층과 전위장벽이 낮은 물질은 N+접촉용금속으로 사용하기 위하여 종래 한번의 마스크 작업으로 N+및 P+의 접촉용 창을 동시에 열었던 것과는 달리 첫 번째 N+접촉용 창을 열고 N+접촉용금속을 증착하는 단계와 P+접촉용 창을 두번째 마스크 작업을 통해 열고 P+접촉용금속을 증착하는 단계와 이후의 금속배선을 하는 단계로 이루어지는 것을 특징으로 한다.
이하 본 발명을 도면을 참고로 하여 상세히 설명하기로 한다.
제 1a 도는 종래의 방법으로 실리콘기판(1)상에 N+확산층(2) 및 P+확산층(3)을 형성한 후 금속배선을 위한 층간절연막(4)을 증착한 상태를 나타내는 단면도이다.
제 1b 는 제 1a 도에 이어서 N+확산층(2)위에만 접촉창을 열기 위해 감광막(5)을 사용하여 마스크 작업을 하고 건식식각을 통하여 N+확산층(2)위에만 접촉창을 형성한 상태의 단면도이다.
제 1c 는 제 1b에서 형성된 감광막(5)을 제거하여 N+확산층 금속배선을 위한 접촉창 형성이 완성된 상태를 나타내는 단면도이다.
제 1d 는 제 1c 도와 같이 완성된 N+접촉창위에 N+실리콘과 전위장벽이 낮은 물질은 Ti을 N+접촉용금속(6)을 증착한 후 마스크 작업을 통하여 패턴을 형성한 상태의 단면도이다.
제 1e 도는 P+확산층(3)위에 접촉창을 열기 위해 감광막(5)을 이용하여 마스크 작업을 하고 건식식각을 통하여 P+접촉창을 형성한 상태의 단면도이다.
제 1f 도는 제 1e 도에서 형성된 감광막(5)을 제거하여 P+접촉창을 형성한 상태의 단면도이다.
제 1g 도는 제 1f 도와 같이 완성된 P+접촉창상에 P+실리콘과 전위장벽이 가장 낮은 물질인 PtSi을 P+접촉용금속(7)으로 증착한 것을 나타낸 단면도이다.
제 1h 도는 제 1g 도와 같이 P+접촉용금속(7)을 증착한 후 마스크작업을 통하여 P+접촉용금속(7)의 패턴을 형성한 것을 나타낸 단면도이다. 이때 N+접촉창 위에는 N+접촉용금속(6)과 P+접촉용금속(7)이 적층되지만 금속과 금속의 접촉으로 접촉저항에 미치는 영향은 없다.
제 1i 도는 제 1h 도와 같이 N+접촉위에는 N+접촉용금속(6) P+접촉위에는 P+접촉용금속(7)의 형성을 완료한 후 확산방지금속층(8)과 금속배선(9)을 증착한 후 마스크작업을 통하여 금속배선공정을 완료한 상태를 나타낸 단면도이다.
상기한 바와같이 본 발명은 저저항을 갖는 접촉을 형성하기 위하여 2단계의 마스크작업을 통하여 N+접촉에는 N+실리콘과 전위장벽이 낮은 금속을 접촉용금속으로 사용하고 P+접촉에는 P+실리콘과 전위장벽이 낮은 금속을 접촉용금속으로 사용하여 저저항의 접촉을 형성할 수 있다.
Claims (3)
- 고집적 반도체소자의 저저항 접촉형성방법에 있어서, 실리콘기판(1)에 N+확산층(2) 및 P+확산층(3)을 형성하는 단계와, 상기 N+확산층(2) 및 P+확산층(3)이 형성된 실리콘기판 (1)상에 층간절연막(4)을 증착하고, 그 상부에 감광막(5)을 코팅한 후 상기 N+확산층(2) 상부에 N+접촉창을 형성하는 단계와, 전체구조상부에 감광막(5)을 코팅한 후 마스크작업과 건식식각 공정으로 P+확산층(3) 상부에 P+접촉창을 형성하는 단계와 잔존하는 감광막(5)을 제거하는 단계와, 상기 N+접촉창 상부에 N+접촉용금속(6)을 증착한 후, 마스크 작업을 통하여 N+접촉용금속(6) 패턴을 형성하는 단계와, 잔존하는 감광막(5)을 제거하는 단계와, 전체구조 상부에 P+접촉용금속(7)을 증착한 후 마스크공정으로 P+접촉용금속(7)의 패턴을 형성하는 단계와 전체구조 상부에 확산방지 금속층(8)와 금속배선(9)를 순차적으로 증착한 후, 마스크공정을 통하여 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 고집적 반도체소자의 저저항 접촉형성방법.
- 제 1 항에 있어서, N+접촉용금속은 Ti인 것을 특징으로 하는 고집적 반도체소자의 저저항 접촉형성방법.
- 제 1 항에 있어서, P+접촉용금속은 PtSi인 것을 특징으로 하는 고집적 반도체소자의 저저항 접촉형성방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920026723A KR960004089B1 (ko) | 1992-12-30 | 1992-12-30 | 반도체소자의 저저항 접촉형성방법 |
US08/173,552 US5391521A (en) | 1992-12-30 | 1993-12-27 | Method for fabricating low resistance contacts of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920026723A KR960004089B1 (ko) | 1992-12-30 | 1992-12-30 | 반도체소자의 저저항 접촉형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940016513A KR940016513A (ko) | 1994-07-23 |
KR960004089B1 true KR960004089B1 (ko) | 1996-03-26 |
Family
ID=19347858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920026723A KR960004089B1 (ko) | 1992-12-30 | 1992-12-30 | 반도체소자의 저저항 접촉형성방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5391521A (ko) |
KR (1) | KR960004089B1 (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6835898B2 (en) * | 1993-11-16 | 2004-12-28 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
US20070228110A1 (en) * | 1993-11-16 | 2007-10-04 | Formfactor, Inc. | Method Of Wirebonding That Utilizes A Gas Flow Within A Capillary From Which A Wire Is Played Out |
US7579269B2 (en) * | 1993-11-16 | 2009-08-25 | Formfactor, Inc. | Microelectronic spring contact elements |
US6246247B1 (en) | 1994-11-15 | 2001-06-12 | Formfactor, Inc. | Probe card assembly and kit, and methods of using same |
US20020053734A1 (en) | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
US6624648B2 (en) | 1993-11-16 | 2003-09-23 | Formfactor, Inc. | Probe card assembly |
US6727580B1 (en) | 1993-11-16 | 2004-04-27 | Formfactor, Inc. | Microelectronic spring contact elements |
US6184053B1 (en) | 1993-11-16 | 2001-02-06 | Formfactor, Inc. | Method of making microelectronic spring contact elements |
US6727579B1 (en) | 1994-11-16 | 2004-04-27 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
KR100367702B1 (ko) | 1995-03-20 | 2003-04-07 | 유나이티브 인터내셔널 리미티드 | 티타늄장벽층을포함하는솔더범프제조방법및구조 |
US20100065963A1 (en) * | 1995-05-26 | 2010-03-18 | Formfactor, Inc. | Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out |
US6483328B1 (en) * | 1995-11-09 | 2002-11-19 | Formfactor, Inc. | Probe card for probing wafers with raised contact elements |
US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
US5728619A (en) * | 1996-03-20 | 1998-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective reactive Ion etch (RIE) method for forming a narrow line-width high aspect ratio via through an integrated circuit layer |
TW341747B (en) * | 1996-05-17 | 1998-10-01 | Formfactor Inc | Techniques of fabricating interconnection elements and tip structures for same using sacrificial substrates |
CN1134667C (zh) * | 1996-05-17 | 2004-01-14 | 福姆法克特公司 | 微电子弹性接触元件 |
US6520778B1 (en) | 1997-02-18 | 2003-02-18 | Formfactor, Inc. | Microelectronic contact structures, and methods of making same |
US7714235B1 (en) | 1997-05-06 | 2010-05-11 | Formfactor, Inc. | Lithographically defined microelectronic contact structures |
JP3378259B2 (ja) * | 1997-05-15 | 2003-02-17 | フォームファクター,インコーポレイテッド | 接触構造体の作成方法 |
KR100268456B1 (ko) * | 1997-12-04 | 2000-11-01 | 윤종용 | 반도체장치의콘택형성방법 |
US6807734B2 (en) | 1998-02-13 | 2004-10-26 | Formfactor, Inc. | Microelectronic contact structures, and methods of making same |
US6255126B1 (en) * | 1998-12-02 | 2001-07-03 | Formfactor, Inc. | Lithographic contact elements |
US6759311B2 (en) | 2001-10-31 | 2004-07-06 | Formfactor, Inc. | Fan out of interconnect elements attached to semiconductor wafer |
KR100443079B1 (ko) * | 2002-08-19 | 2004-08-02 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01268150A (ja) * | 1988-04-20 | 1989-10-25 | Yamaha Corp | 半導体装置 |
JPH02123740A (ja) * | 1988-11-02 | 1990-05-11 | Mitsubishi Electric Corp | 半導体装置 |
US5234863A (en) * | 1990-12-11 | 1993-08-10 | Seiko Instruments Inc. | Method of manufacturing doped contacts to semiconductor devices |
JPH04349660A (ja) * | 1991-05-28 | 1992-12-04 | Toshiba Corp | 半導体装置及び製造方法 |
-
1992
- 1992-12-30 KR KR1019920026723A patent/KR960004089B1/ko not_active IP Right Cessation
-
1993
- 1993-12-27 US US08/173,552 patent/US5391521A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR940016513A (ko) | 1994-07-23 |
US5391521A (en) | 1995-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960004089B1 (ko) | 반도체소자의 저저항 접촉형성방법 | |
US5406447A (en) | Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film | |
US4109372A (en) | Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias | |
US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
JPH1098100A (ja) | コンタクトホール/スルーホール形成方法 | |
KR100190365B1 (ko) | 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법 | |
US6638816B2 (en) | Integrated circuit device with MIM capacitance circuit and method of manufacturing the same | |
US5521416A (en) | Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same | |
US5438214A (en) | Metal oxide semiconductor device having a common gate electrode for N and P channel MOS transistors | |
US5618756A (en) | Selective WSix deposition | |
JPS60193333A (ja) | 半導体装置の製造方法 | |
JP2695812B2 (ja) | 半導体装置 | |
KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
KR930009135B1 (ko) | Sram소자용 부하저항체 및 그 제조방법 | |
KR920001035B1 (ko) | 반도체 장치의 제조방법 | |
KR0168156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100548543B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH03268451A (ja) | 半導体装置 | |
KR100402238B1 (ko) | 반도체 장치 제조방법 | |
JPH07176691A (ja) | 半導体装置の製造方法 | |
JPH0484422A (ja) | 微細な金属配線の形成方法 | |
JPS6130031A (ja) | 半導体装置の製造方法 | |
JPH0320035A (ja) | 半導体装置の製造方法 | |
JPS60106141A (ja) | 半導体装置の製造方法 | |
KR950004457A (ko) | Mos트랜지스터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |