KR950033853A - 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템 - Google Patents
고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템 Download PDFInfo
- Publication number
- KR950033853A KR950033853A KR1019940010973A KR19940010973A KR950033853A KR 950033853 A KR950033853 A KR 950033853A KR 1019940010973 A KR1019940010973 A KR 1019940010973A KR 19940010973 A KR19940010973 A KR 19940010973A KR 950033853 A KR950033853 A KR 950033853A
- Authority
- KR
- South Korea
- Prior art keywords
- computer system
- central controller
- peripheral device
- read
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
본 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템은 상위버스에 주변기기를 직접 접속하여 중앙제어기와 주변기가간의 정보전송기능을 가속화하여 주변기기의 보유속도를 최대한 활용할 수 있도록 하는 것이다. 이를 위하여 컴퓨터시스템은, 시스템의 연산처리 기능을 수행하기 위한 중앙제어기; 시스템의 주변기능을 수행하기 위한 적어도 1개 이상의 주변기기; 중앙제어기에 의해 제어되어 중앙제어기와 주변기기간의 데이타를 하위버스를 거치지 않고 전송될 수 있도록 중앙제어기와 주변기기간을 접속하는 주변기기접속기를 포함하도록 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 인터페이스회로를 구비한 컴퓨터시스템도, 제3도는 제2도의 주변기기 접속기에 대한 내부구성도, 제4도는 중앙제어기의 주변기기접속기에 대한 쓰기사이클도.
Claims (19)
- 컴퓨터시스템에 있어서; 상기 컴퓨터시스템의 연산처리기능을 수행하기 위한 중앙제어기; 상기 컴퓨터시스템의 주변기능을 수행하기 위한 적어도 1개 이상의 주변기기 ; 상기 중앙제어기에 의해 제어되어 상기 중앙제어기와 상기 주변기기간의 데이터를 하위버스를 거치지 않고 전송될 수 있도록 상기 중앙제어기와 상기 주변기기간을 접속하는 주변기기접속기를 포함함을 특징으로 하는 고속정보전송이 가능한 인터페이스 회로를 갖는 컴퓨터 시스템.
- 제1항에 있어서, 상기 주변기기접속기는 상위버스를 이용하여 상기 중앙 제어기와 상기 주변기기간의 데이터전송이 가능하도록 제어하기 위한 버스접속제어기;상기 주변기기접속기가 수행하고자 하는 기능에 대한 조건을 설정하는 구성제어레지스터; 상기 중앙 제어기로 부터 출력되는 어드레스 및 명령데이터를 번역하고 변역결과를 상기 버스접속제어기로 출력하기 위한 어드레스번역기; 상기 중앙 제어기에서 상기 읽기모드에 대한 제어신호가 인가되면, 상기 버스접속제어기 및 구성제어레지스터에 의해 제어되어 상기 주변기기중 해당되는 주변기기의 소정의 데이타를 제1소정 단위로 읽어 저장한 뒤, 상기 중앙제어기의 요구시점에서 상기 중앙제어기로 출력하기 위한 읽기버퍼; 상기 중앙제어기에서 쓰기모드에 대한 제어신호가 인가되면, 상기 버스접속제어기 및 구성제어레지스터에 의해 제어되어 상기 중앙제어기로 부터 출력되는 소정의 데이터를 제2소정 단위로 읽어 저장한 뒤, 상기 주변기기중 해당되는 주변기기의 소정의 위치로 출력하기 위한 쓰기 버퍼를 포함함을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템.
- 제2항에 있어서, 상기 버스접속제어기는 상기 읽기버퍼 및 쓰기버퍼가 동시에 작동할 수 있도록 독립적으로 제어함을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템.
- 제2항에 있어서, 상기 제1,2소정 단위는 바이트 및 워드단위로 이루어짐을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템.
- 제2항에 있어서, 상기 주변기기는 상기 중앙제어기에 의해 지정된 소정의 주변기기로 부터 상기 제1 또는 제2소정단위의 상기 읽기모드 및 쓰기모드를 수행할 때, 상기 제1 또는 제2소정단위의 데이터를 마지막 클럭신호가 발생되는 시점에서 데이터전송료를 알리는 제어신호를 상기 주변기기접속기 또는 마이컴칩세트로 전송함을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터 시스템
- 제2항에 있어서, 상기 쓰기 버퍼는 상기 중앙제어기로 부터 데이터를 읽어올때, 상기 중앙제어기의 대기시간을 최소화할 수 있도록 선쓰기버퍼를 이용함을 특징으로 하는 고속정보전송이 가능한 인터페이스 회로를 갖는 컴퓨터 시스템.
- 제6항에 있어서, 상기 구성제어레지스터는 상기 쓰기모드시 상기 중앙 제어기로 부터 읽혀진 데이터가 미리 프로그램되어 있는 기간동안 상기 선쓰기버퍼에 기록이 완료되면, 상기 중앙제어기는 주변기기 접속기가 상기 주변기기로 상기 쓰기모드를 수행하는 동안 다른 작업을 수행할 수 있도록 제어신호를 출력함을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템.
- 제2항에 있어서, 상기 주변기기접속기는 상기 어드레스번역기의 번역결과에 의하여 상기 구성제어레지스터에서 선읽기모드가 설정되면, 상기 구성제어레지스터에 의해 제어되어 상기 읽기버퍼로 부터 출력되는 데이터를 제3소정단위로 저장하기 위한 선읽기 버퍼와, 상기 구성제어레지스터에 의해 설정된 카운트값에 의하여 상기 선읽기버퍼의 카운트를 제어하기 위한 선읽기 카운터를 더 포함함을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템.
- 제8항에 있어서, 상기 선읽기버퍼의 상기 제3소정단위는 상기 읽기버퍼의 제1소정단위의 배수로 설정됨을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터 시스템.
- 제8항에 있어서, 상기 선읽기모드는 상기 읽기모드시 상기 주변기기중 해당되는 주변기기로 부터 소정의 데이터를 읽어 상기 중앙제어기로 전달하는데 있어서, 상기 중앙제어기의 대기시간을 최소로 함을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템.
- 제8항에 있어서, 상기 선읽기카운터는 상기 구성제어레지스터에 설정된 카운트값만큼 카운트하는데 있어서, 상기 제1소정 단위마다 1번씩 카운트함을 특징으로 하는 고속정보기능이 가능한 인터페이스회로를 갖는 컴퓨터시스템.
- 제11항에 있어서, 상기 선읽기카운터는 상기 선읽기모드 설정후 첫번째 입출력 읽기 사이클을 제어하기 위한 제어신호가 액티브됨과 동시에 로드되어 상기 제어신호가 액티브상태에서 비액티브상태로 변할때마다 카운트함을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템.
- 제12항에 있어서, 상기 선읽기카운터는 다운 카운터로 이루어짐을 특징으로 하는 고속정보전송이 가능한 인터페이트회로를 갖는 컴퓨터시스템.
- 제8항에 있어서, 상기 선읽기카운터는 상기 읽기버퍼의 읽기모드를 위한 액티브기간을 기준으로 카운트됨을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템.
- 제1항에 있어서, 상기 주변기기접속기는 상기 중앙제어기로부터 출력된 어드레스신호의 번역에 의해 상기 중앙제어기의 입출력(I/O)데이터 사이클에만 반응하도록 구성됨을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템.
- 제1항에 있어서, 상기 컴퓨터시스템은 상기 컴퓨터시스템의 주기능중 연산처리기능외의 나머지 기능을 상기 중앙제어기를 대신하여 처리하고, 특히 상기 중앙제어기와는 상위버스를 이용하여 접속하고 상기 주변기기와는 하위버스를 이용하여 접속하여 상기 중앙제어기와 주변기기간의 데이터전송을 제어하며, 상기 주변기기접속기에 의해 인에이블상태가 제어되는 마이컴칩세트를 더 포함함을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터 시스템.
- 제16항에 있어서, 상기 마이컴칩세트는 상기 주변기기접속기로부터 상기 읽기 모드완료신호 또는 쓰기모드완료신호가 전달되면, 동시에 상기 중앙제어기 및 상기 주변기기접속기로 재동기시켜 해당되는 동작이 완료되었음을 알려주는 기능을 포함함을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템.
- 제16항에 있어서, 상기 주변기기접속기는 상기 중앙제어기로 부터 인가된 어드레스신호의 번역결과에 의하여 상기 마이컴칩세트로 출력하는 디스에이블제어신호를 상기 번역결과 검출과 동시에 출력함을 특징으로 하는 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010973A KR970002410B1 (ko) | 1994-05-20 | 1994-05-20 | 컴퓨터시스템에 있어서 중앙제어기와 주변기기간의 인터페이스장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010973A KR970002410B1 (ko) | 1994-05-20 | 1994-05-20 | 컴퓨터시스템에 있어서 중앙제어기와 주변기기간의 인터페이스장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950033853A true KR950033853A (ko) | 1995-12-26 |
| KR970002410B1 KR970002410B1 (ko) | 1997-03-05 |
Family
ID=19383421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940010973A KR970002410B1 (ko) | 1994-05-20 | 1994-05-20 | 컴퓨터시스템에 있어서 중앙제어기와 주변기기간의 인터페이스장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970002410B1 (ko) |
-
1994
- 1994-05-20 KR KR1019940010973A patent/KR970002410B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970002410B1 (ko) | 1997-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0189638B1 (en) | Bus width adapter | |
| US5659696A (en) | Method and apparatus for determining address location and taking one of two actions depending on the type of read/write data transfer required | |
| EP0553563A1 (en) | Bus interface logic for computer system having dual bus architecture | |
| US5283872A (en) | SCSI device having transfer parameter storage memory blocks which correspond to each apparatus | |
| EP0550223A2 (en) | Arbitration control logic for computer system having dual bus architecture | |
| KR920010977B1 (ko) | 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture) | |
| KR950033853A (ko) | 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템 | |
| KR100259585B1 (ko) | 디엠에이 콘트롤러 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| KR100606698B1 (ko) | 인터페이스 장치 | |
| KR960012355B1 (ko) | 다중프로세서 시스템에서의 캐쉬간 직접 데이타 전송 지원 제어장치 | |
| JP3028998B2 (ja) | Ｄｍａ転送回路 | |
| KR0145932B1 (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
| KR940004578B1 (ko) | 슬레이브 보드 제어장치 | |
| KR930006234B1 (ko) | 이중화된 프로세서에서의 데이타 전송장치 | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPS63311553A (ja) | 同期制御方式のマイクロプロセツサ周辺回路 | |
| KR910002621B1 (ko) | 집단전화 교환기에서 마그네틱 테이프로의 데이타리드/라이트용 인터페이스 회로 | |
| JPS6140658A (ja) | デ−タ処理装置 | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| KR910003497A (ko) | 내부 버스라인 수를 줄인 데이타 처리장치 | |
| JPS58220542A (ja) | デ−タ通信インタフエ−ス回路 | |
| JPS61296459A (ja) | デ−タ処理装置 | |
| JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 | |
| JPH03260751A (ja) | １６ビットバスプロセッサの３２ビット入出力装置制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20000726 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |