KR950025995A - 적층 캐패시터 제조방법 - Google Patents
적층 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR950025995A KR950025995A KR1019940002450A KR19940002450A KR950025995A KR 950025995 A KR950025995 A KR 950025995A KR 1019940002450 A KR1019940002450 A KR 1019940002450A KR 19940002450 A KR19940002450 A KR 19940002450A KR 950025995 A KR950025995 A KR 950025995A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- pattern
- film
- trench
- mask
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/60—Guiding record carrier
- G11B15/66—Threading; Loading; Automatic self-loading
- G11B15/665—Threading; Loading; Automatic self-loading by extracting loop of record carrier from container
- G11B15/6653—Threading; Loading; Automatic self-loading by extracting loop of record carrier from container to pull the record carrier against drum
- G11B15/6656—Threading; Loading; Automatic self-loading by extracting loop of record carrier from container to pull the record carrier against drum using two-sided extraction, i.e. "M-type"
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Gear Transmission (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로서, 종래기술로 필드산화막, 워드라인, 산화막스페이서 및 제1내부절연막패턴과 콘택홀을 형성하고 그 상부에 상기 콘택홀을 매립하도록 제1다결정실리콘막을 증착하되 트렌치를 형성할 수 있도록 종래보다 두배 더 두껍게 증착한 다음, 저장전극요 마스크를 사용하여 제1다결정실리콘막패턴을 형성하고 그 상부에 제1다결정실리콘막패턴의 상부에 트렌치를 형성할 수 있는 감광막패턴을 형성한 후, 상기 감광막패턴을 마스크로하여 제1다결정실리콘막패턴의 상부에 트렌치를 형성하고 그상부에 유전체막을 형성한 후, 상기 유전체막의 상부에 제2다결정실리콘막을 사용하여 플레이트전극을 형성함으로써, 적층 캐패시터를 제조하고 고집적화된 소자에서 필요로하는 정전용량을 구비하도록 하여 반도체소자의 특성을 향상시키는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2C도는 본 발명에 따른 적층 캐패시터 제조공정을 도시한 도면.
Claims (2)
- 반도체기판 상부에 공지의 기술로 필드산화막, 워드라인을 형성하고 상기 워드링의 측벽에 산화막스페이서를 형성한 후, 불순물 주입공정으로 소오스/드레인을 형성하고 전체상부구조에 제1내부절연막을 증착하고 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 마스크로하여 콘택홀을 형성하고 사기 제1감광막패턴을 제거한 다음, 상기 콘택홀을 매립하도록 제1다결정실리콘막을 증착하고 저장전극용 마스크를 사용하여 제1다결정실리콘막패턴을 형성하는 공정과, 상기 제1다결정실리콘막패턴의 상부에 트렌치를 형성하기위한 제2감광막패턴을 형성하는 공정과, 상기 제2감광막패턴을 마스크로하여 상기 제1다결정실리콘막패턴의 상부를 일정두께 식각하여 트렌치가 형성된 저장전극을 형성한 다음, 상기 제2감광막패턴을 제거하는 공정과, 상기 저장전극의 상부에 유전체막을 형성하는 공정과, 상기 유전체막의 상부에 제2다결정실리콘막을 사용하여 플레이트전극을 형성하는 공정을 포함하는 적층 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1다결정실리콘막패턴은 트렌치를 형성할 수 있도록 종래보다 두배 더 두껍게 증착하는 것을 특징으로 하는 적층 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940002450A KR950025995A (ko) | 1994-02-08 | 1994-02-08 | 적층 캐패시터 제조방법 |
US08/386,511 US5621584A (en) | 1994-02-08 | 1995-02-08 | Tape loading device for use in a video cassette recorder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940002450A KR950025995A (ko) | 1994-02-08 | 1994-02-08 | 적층 캐패시터 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950025995A true KR950025995A (ko) | 1995-09-18 |
Family
ID=19377068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940002450A KR950025995A (ko) | 1994-02-08 | 1994-02-08 | 적층 캐패시터 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5621584A (ko) |
KR (1) | KR950025995A (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19635049A1 (de) * | 1996-08-30 | 1998-03-05 | Philips Patentverwaltung | Aus Kunststoff geformtes Halteteil |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4975793A (en) * | 1987-02-26 | 1990-12-04 | Mitsubishi Denki Kabushiki Kaisha | Tape loading mechanism for causing a length of tape to travel along a rotary head drum |
JP2650906B2 (ja) * | 1987-04-01 | 1997-09-10 | 株式会社日立製作所 | 磁気記録および/または再生装置のテープローディング機構 |
JPH02177048A (ja) * | 1988-12-27 | 1990-07-10 | Toshiba Corp | テープガイド装置 |
KR940001242B1 (ko) * | 1991-09-26 | 1994-02-18 | 삼성전자 주식회사 | 테이프 로딩장치 |
-
1994
- 1994-02-08 KR KR1019940002450A patent/KR950025995A/ko not_active Application Discontinuation
-
1995
- 1995-02-08 US US08/386,511 patent/US5621584A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5621584A (en) | 1997-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930015010A (ko) | 반도체 기억장치의 전하저장전극 제조방법 | |
KR950025995A (ko) | 적층 캐패시터 제조방법 | |
KR950026042A (ko) | 적층 캐패시터 제조방법 | |
KR0170570B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR950004524A (ko) | 캐패시터의 전하저장전극 형성방법 | |
KR950007098A (ko) | 디램셀 제조방법 | |
KR0135709B1 (ko) | 반도체소자의 스택 캐패시터 제조방법 | |
KR100328704B1 (ko) | 디램셀제조방법 | |
KR100369484B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR100278909B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
KR940010333A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR970003923A (ko) | 캐패시터 제조방법 | |
KR970030821A (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR960002827A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR940016766A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR970003914A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR950007076A (ko) | 반도체 장치의 메모리 셀 제조방법 및 구조 | |
KR960006028A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960030414A (ko) | 반도체장치의 커패시터 제조방법 | |
KR960019720A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR970053811A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR970053931A (ko) | 캐패시터 제조 방법 | |
KR960015916A (ko) | 반도체소자 제조방법 | |
KR970053888A (ko) | 캐패시터의 전하 저장 전극 형성 방법 | |
KR960006027A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |