KR950019756A - 테스팅 동안 바운더리-스캔 포트에 의해 다수개의 시스템을 제어하기 위한 방법 및 장치 - Google Patents

테스팅 동안 바운더리-스캔 포트에 의해 다수개의 시스템을 제어하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR950019756A
KR950019756A KR1019940033844A KR19940033844A KR950019756A KR 950019756 A KR950019756 A KR 950019756A KR 1019940033844 A KR1019940033844 A KR 1019940033844A KR 19940033844 A KR19940033844 A KR 19940033844A KR 950019756 A KR950019756 A KR 950019756A
Authority
KR
South Korea
Prior art keywords
boundary
scan
buffer
control signal
buffers
Prior art date
Application number
KR1019940033844A
Other languages
English (en)
Other versions
KR0163967B1 (ko
Inventor
케이. 레 듀이
Original Assignee
알. 비. 레비
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알. 비. 레비, 에이티 앤드 티 코포레이션 filed Critical 알. 비. 레비
Publication of KR950019756A publication Critical patent/KR950019756A/ko
Application granted granted Critical
Publication of KR0163967B1 publication Critical patent/KR0163967B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

다수개의 시스템(120-l2n)은 동작 동안 4개의 라인의 바운더리-스캔 포트(17)상에 나닥난 테스트값 에 의해 제어된다.
이러한 제어를 달성하기 위해, 상기 바운더리-스캔 포트에 나타난 테스트값은 적어도 하나의 버퍼(16A)를 거쳐 시프팅되며, 이 버퍼는 상기 테스트 값에 따라 출력 라인(S0∼S7)상에 제어 신호를 발생시킨다. 이 버퍼로부터의 제어 신호는 적어도 하나의 멀티플렉서(18A) 및 디멀티플렉서(18A' )를 제어하며, 이 멀티플렉서 및 디멀티플레서는 상기 버퍼의 제어 신호에 따라 시스템 중의 하나를 선택하도록 일괄적으로 동작한다

Description

테스팅 동안 바운더리-스캔 포트에 의해 다수개의 시스템을 제어하기 위한 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 다수개의 회로 보드 테스팅을 제어하기 위한 본 발명에 따른 시스템의 개략적인 블럭 다이어그램 .

Claims (6)

  1. 4개의 라인의 바운더리-스캔 포트(17)상에 나타난 테스트 값의 스트림에 따라 테스팅용 시스템 중의 하나를 선택하는 단계 포함하는 것을 특징으로 하는 다수개의 시스템을 테스팅하기 위한 제어 방법.
  2. 제1항에 있어서, 상기 선택 단계는, 상기 바운더리-스캔 포트에 나타난 테스트 값의 스트림을 이 테스트 값에 따라 변화하는 제어 신호를 발생시키는 적어도 하나의 바운더리-스캔 버퍼(16A)를 거쳐 시프팅 시키는 단계와, 상기 바온더리-스캔 버퍼로부터의 제어 신호를, 멀티플렉서 및 디멀티플렉서에 의해 상기 버퍼로부터 수신된 제어 신호에 따라 테스팅용 시스템 중의 분리된 하나를 일괄적으로 선택하는 적어도 하나의 멀티플렉서(18A) 및 디멀티플렉서(18A')에 인가하는 단계를 포함하는 것을 특징으로 하는 다수개의 시스템을 테스팅하기 위한 제어 방법.
  3. 제2항에 있어서, 상기 바운더리-스캔 포트에 나타난 테스트 값은 다수개의 버퍼를 거쳐 순차적으로 시프팅되며, 각각의 버퍼(16A-16Z)로부터의 제어 신호는 다수개의 멀티플렉서(18A-18Z) 중의 분리된 하나 및 다수개의 디멀티플렉서(18A'-18Z') 중의 분리된 하나에 인가되는 것을 특징으로 하는 다수개의 시스템을 테스팅하기 위한 제어 방법.
  4. 제2항에 있어서, 상기 각 버퍼로부터의 제어 신호는 제어될 시스템에 관련되는 분리된 신호 세트를 일괄적으로 제어하는 하나의 멀티플렉서 및 디멀티플렉서에 인가되는 것을 특징으로 하는 다수개의 시스템을 테스팅하기 위한 제어 방법.
  5. 4개의 라인의 바운더리-스캔 포트에 나타난 테스트 값에 따라 다수개의 시스템 중의 분리된 하나를 제어하기 위한 장치로서, 상기 바운더리-스캔 포트 상에 나타난 테스트 값에 따라 응답하여 변화하는 제어 신호를 발생시키기 위한 적어도 하나의 바운더리-스캔 버퍼(16A)와, 상기 바운더리-스캔 버퍼의 제어 신호에 응답하여 상기 바운더리-스캔 버퍼로부터의 제어 신호에 일치하게 시스템 중의 분리된 하나를 선택하기 위한 적어도 하나의 멀티플렉서(18A) 및 디멀티플렉서(18A')를 구비하는 것을 특징으로 하는 제어 장치.
  6. 제5항에 있어서, 상기 4개의 라인의 바운더리-스캔 포트상에 나타난 테스트 값이 바운더리-스캔 버퍼의 체인을 거쳐 연속적으로 시프팅되도록 시리얼 체인으로 접속된 다수개의 바운더리-스캔 버퍼 (16A-16Z)와, 다수개의 멀티플렉서(18A-l8Z) 및 다수개의 디멀티플렉서(18A'-l8Z')를 더 구비하며,상기 각각의 바운더리-스캔 버퍼는 그 버퍼내에 시프트된 테스트 값의 부분에 일치하게 분리된 제어 신호를 발생시키며, 상기 각각의 멀티플렉서 및 디멀티플렉서는 상기 바운더리-스캔 버퍼 중의 분리된 하나의 제어 신호에 일치하게 시스템 그룹중의 하나를 선택하도록 일괄적으로 동작하는 것을 특징으로 하는 제어 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940033844A 1993-12-23 1994-12-13 테스트 동안 바운더리-스캔 포트에 의해 복수의 시스템을 제어하기 위한 방법 및 장치 KR0163967B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/173,732 US5535222A (en) 1993-12-23 1993-12-23 Method and apparatus for controlling a plurality of systems via a boundary-scan port during testing
US173,732 1993-12-23

Publications (2)

Publication Number Publication Date
KR950019756A true KR950019756A (ko) 1995-07-24
KR0163967B1 KR0163967B1 (ko) 1999-03-20

Family

ID=22633248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033844A KR0163967B1 (ko) 1993-12-23 1994-12-13 테스트 동안 바운더리-스캔 포트에 의해 복수의 시스템을 제어하기 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US5535222A (ko)
EP (1) EP0661551A3 (ko)
JP (1) JPH08226954A (ko)
KR (1) KR0163967B1 (ko)
CA (1) CA2135680C (ko)
TW (1) TW251352B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0826974B1 (en) * 1996-08-30 2005-10-19 Texas Instruments Incorporated Device for testing integrated circuits
KR100502123B1 (ko) * 1996-08-30 2005-11-08 텍사스 인스트루먼츠 인코포레이티드 다중테스트억세스포트환경에서테스트억세스포트의선택적억세싱
KR100454989B1 (ko) 1997-06-02 2004-11-06 가부시키가이샤 고켄 바운더리 스캔소자 및 이를 사용한 통신장치
GB9818377D0 (en) * 1998-08-21 1998-10-21 Sgs Thomson Microelectronics An integrated circuit with multiple processing cores
US6988123B2 (en) * 1998-11-06 2006-01-17 Seiko Epson Corporation Methods and apparatus for remote execution of an application over the internet
US6636891B1 (en) * 1998-11-06 2003-10-21 Seiko Epson Corporation Methods and apparatus for controlling an input or output device over the internet
TWI383692B (zh) * 2008-10-17 2013-01-21 Wistron Corp 電子裝置之麥克風測試方法與系統
US8516316B2 (en) * 2009-03-26 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for diagnosing an integrated circuit
US11143703B2 (en) * 2018-09-28 2021-10-12 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for testing a multi-die integrated circuit device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701921A (en) * 1985-10-23 1987-10-20 Texas Instruments Incorporated Modularized scan path for serially tested logic circuit
US4947395A (en) * 1989-02-10 1990-08-07 Ncr Corporation Bus executed scan testing method and apparatus
JP2676169B2 (ja) * 1989-12-27 1997-11-12 三菱電機株式会社 スキャンパス回路
US5198759A (en) * 1990-11-27 1993-03-30 Alcatel N.V. Test apparatus and method for testing digital system
US5400345A (en) * 1992-03-06 1995-03-21 Pitney Bowes Inc. Communications system to boundary-scan logic interface
US5416783A (en) * 1993-08-09 1995-05-16 Motorola, Inc. Method and apparatus for generating pseudorandom numbers or for performing data compression in a data processor

Also Published As

Publication number Publication date
EP0661551A3 (en) 1999-03-03
CA2135680A1 (en) 1995-06-24
KR0163967B1 (ko) 1999-03-20
JPH08226954A (ja) 1996-09-03
CA2135680C (en) 1999-02-02
EP0661551A2 (en) 1995-07-05
TW251352B (ko) 1995-07-11
US5535222A (en) 1996-07-09

Similar Documents

Publication Publication Date Title
US5418452A (en) Apparatus for testing integrated circuits using time division multiplexing
EP0400876A3 (en) Method and apparatus for testing circuit boards
KR950019756A (ko) 테스팅 동안 바운더리-스캔 포트에 의해 다수개의 시스템을 제어하기 위한 방법 및 장치
TW200732686A (en) IC testing methods and apparatus
KR910021593A (ko) 디지탈 집적 회로의 의사-소모성 검사 방법 및 시스템
TW200736901A (en) Method and device for monitoring operations of computer system
KR900006863A (ko) 뉴랄네트워크 시스템(Neural net work system)
KR850000864A (ko) 신호 처리 회로
KR960042088A (ko) 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치
WO2006013524B1 (en) Testing of a circuit that has an asynchronous timing circuit
KR950026294A (ko) 신호처리장치
US4956818A (en) Memory incorporating logic LSI and method for testing the same LSI
KR900014902A (ko) 고속 집적 회로 테스팅을 위한 방법 및 장치
KR900000783A (ko) 다수의 동일한 파라미터를 모니터링하는 시스템 및 그 방법
KR980003618A (ko) 메모리 시험 장치
KR920021995A (ko) Ic 시험장치
KR960035031A (ko) 측정신호의 전압 변환장치 및 그 제어방법
JP2000353783A (ja) 半導体装置
KR970013779A (ko) 다채널 오디오 디코더의 역정규화장치 및 그의 역정규화방법
KR20070055850A (ko) 바운더리 스캔 테스트 셀 및 바운더리 스캔 테스트 장치
JPS6314445A (ja) 集積回路
KR970056147A (ko) 동기식 전송시스템에서 시험 액세스를 위한 3x6N 교차 스위칭 장치
KR970003219A (ko) 지연 타임 조정회로
US5432793A (en) Response expander board
KR950022131A (ko) 연산장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee