KR950015817A - 액정용 박막트랜지스터 및 그 제조방법 - Google Patents

액정용 박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR950015817A
KR950015817A KR1019930025705A KR930025705A KR950015817A KR 950015817 A KR950015817 A KR 950015817A KR 1019930025705 A KR1019930025705 A KR 1019930025705A KR 930025705 A KR930025705 A KR 930025705A KR 950015817 A KR950015817 A KR 950015817A
Authority
KR
South Korea
Prior art keywords
gate electrode
gate
insulating film
wiring
electrode
Prior art date
Application number
KR1019930025705A
Other languages
English (en)
Other versions
KR0124958B1 (ko
Inventor
배병성
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930025705A priority Critical patent/KR0124958B1/ko
Priority to JP29464794A priority patent/JP3708150B2/ja
Publication of KR950015817A publication Critical patent/KR950015817A/ko
Priority to US08/670,031 priority patent/US5668381A/en
Priority to US08/708,760 priority patent/US5652158A/en
Application granted granted Critical
Publication of KR0124958B1 publication Critical patent/KR0124958B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시패널에 관한 것으로, 투명기판상에 소정 두께의 실리콘/제1절연막/게이트용 폴리실리콘을 연속 적층하는 공정과; 상기 게이트용 폴리 실리콘에 염화인을 도핑한 후 게이트전극을 형성하고 이온을 주입하는 공정과; 상기 게이트전극이 형성된 기판 상에 포토레지스트를 도포하여 실리콘층을 패터닝함과 동시에 상기 게이트전극을 에칭하여 상기 게이트전극과 일정 간격 이격되게 게이트 배선부를 형성하는 공정과; 상기 패턴이 형성된 기판 상에 전극배선 분리용 제2절연막을 형성하는 공정과; 상기 게이트전극과 게이트 배선부 및 실리콘 패턴 상에 콘택홀을 형성하는 공정; 및 상기 콘택홀을 통하여 상기 게이트전극 및 게이트 배선부가 연결되도록 금속배선을 형성하는 공정을 걸쳐 액정용 박막트랜지스터를 형성시키므로써 누설전류(leak) 발생부위를 보완하면서도 공정 단순화를 이룰 수 있게 되어 LCD의 신뢰성을 향상시킬수 있게 된다.

Description

액정용 박막트랜지스터 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5(A)도 내지 제5(C)도는 본 발명에 의한 액정용 박막트랜지스터의 제조공정을 도시한 공정순서도로, 제5(A)도는 기판위에 실리콘이 증착된 단면도, 제5(B)도는 절연막 상에 게이트용 폴리 실리콘이 형성된 단면도, 제5(C-1)도 및 제5(C-2)도는 절연막 상에 게이트 패턴이 형성된 단면도 및 평면도,
제6도는 상기 액정용 박막트랜지스터의 완성된 패턴 구조를 도시한 평면도,
제7도는 제6도의 B-B' 절단면을 도시한 단면도,
제8도는 제6도의 A-A'절단면을 도시한 단면도이다.

Claims (8)

  1. 투명기판 상에 소정 두께의 실리콘/제1절연막/게이트용 폴리실리콘을 연속 적층하는 공정과, 상기 게이트용 폴리 실리콘에 인을 도핑한 후 게이트 배선부를 형성하고 이온을 주입하는 공정과, 상기 게이트 배선이 형성된 기판 상에 포토레지스트를 도포하여 실리콘층를 패터닝함과 동시에 상기 게이트 배선을 에칭하여 소정 간격 이격되게 게이트 전극 및 게이트 배선부를 형성하는 공정과, 상기 패턴이 형성된 기판 상에 전극배선 분리용 제2절연막을 형성하는 공정과, 상기 게이트전극과 게이트 배선부 및 실리콘 패턴 상에 콘택홀을 형성하는 공정, 및 상기 콘택홀 위에서 소오스-드레인 전극 형성과 동시에 상기 콘택홀을 통하여 상기 게이트전극 및 게이트 배선부가 연결되도록 금속배선을 형성하는 공정으로 이루어짐을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 실리콘은 약800~1000Å의 두께로 형성됨을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 제1절연막은 500~1000Å의 두께를 가지도록 형성하되 고온 공정일 경우는 산소분위기에서 고온 가열 열 산화막을 형성하고, 저온 공정일 경우는 PECVD 혹은 기타 저온증착장비로 산화막을 형성하는 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
  4. 제1항에 있어서, 상기 제2절연막은 4000~6000Å의 두께로 형성됨을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
  5. 제1항에 있어서, 상기 실리콘 패턴 형성 공정시에 상기 게이트전극이 형성될 부위는 상기 실리콘 패턴과 동일 폭으로 형성되는 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
  6. 투명기판상에 형성된 게이트 전극과, 상기 게이트 전극과 소정간격 이격되게 형성된 게이트 배선부와, 상기 게이트 전극을 중심으로 상기 게이트 전극 및 배선부와 교차되도록 형성된 실리콘 패턴과, 상기 게이트 전극과 게이트 배선부 및 실리콘 패턴 상에 형성된 콘택홀과, 상기 게이트 전극 및 게이트 배선부가 연결되도록 게이트 전극 및 배선부상에 배선부보다 좁은 폭으로 형성된 급속배선, 및 상기 소오스/드레인 콘택홀에 연결된 소오스/드레인 금속전극으로 이루어짐을 특징으로 하는 액정용 박막트랜지스터.
  7. 제6항에 있어서, 상기 게이트 전극 및 실리콘 패턴이 형성된 부위의 절단면은 제1절연막, 제2절연막 및 소오스/드레인 금속전극을 더 포함하는 것으로 투명기판 전면에 형성된 실리콘층과, 콘택홀이 형성될 부위가 개구되도록 상기 실리콘층 상에 형성된 제1절연막과, 상기 콘택홀 사이에 형성된 제1절연막상에 상기 절연막보다 좁은폭으로 형성된 게이트 전극과, 상기 게이트 전극의 표면 일부가 개구되도록 상기 제1절연막 상에 형성된 제2절연막과, 상기 게이트 전극이 형성된 부위의 제2절연막 상에 상기 게이트 전극 보다 좁은 폭으로 형성된 금속배선, 및 상기 콘택홀에 연결된 소오스/드레인 금속전극으로 이루어짐을 특징으로 하는 액정용 박막트랜지스터.
  8. 제6항에 있어서, 상기 게이트 전극 및 게이트 배선부가 형성된 부위의 절단면은 제1절연막 및 제2절연막을 더 포함하는 것으로 상기 투명기판상에 서로 이격되게 형성된 실리콘층과, 상기 실리콘층 상에 형성된 제1절연막과, 상기 제1절연막 상에 형성된 게이트 전극 및 게이트 배선부와, 상기 게이트전극 및 게이트 배선부 사이는 요철구조를 가지며 게이트전극 및 게이트 배선부 상에는 콘택홀이 형성되어 상기 게이트전극 및 게이트 배선부의 표면 일부가 개구되도록 형성된 제2절연막, 및 상기 콘택홀과 서로 이격되게 형성된 게이트 전극 및 게이트 배선부 사이가 요철구조를 갖도록 형성된 금속배선으로 이루어짐을 특징으로 하는 액정용 박막트랜지스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930025705A 1993-11-29 1993-11-29 액정용 박막트랜지스터 및 그 제조방법 KR0124958B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930025705A KR0124958B1 (ko) 1993-11-29 1993-11-29 액정용 박막트랜지스터 및 그 제조방법
JP29464794A JP3708150B2 (ja) 1993-11-29 1994-11-29 薄膜トランジスタ基板
US08/670,031 US5668381A (en) 1993-11-29 1996-06-25 Thin film transistor array panel for a liquid crystal display
US08/708,760 US5652158A (en) 1993-11-29 1996-09-05 Method for making thin film transistors for a liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930025705A KR0124958B1 (ko) 1993-11-29 1993-11-29 액정용 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR950015817A true KR950015817A (ko) 1995-06-17
KR0124958B1 KR0124958B1 (ko) 1997-12-11

Family

ID=19369262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025705A KR0124958B1 (ko) 1993-11-29 1993-11-29 액정용 박막트랜지스터 및 그 제조방법

Country Status (3)

Country Link
US (2) US5668381A (ko)
JP (1) JP3708150B2 (ko)
KR (1) KR0124958B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937272A (en) * 1997-06-06 1999-08-10 Eastman Kodak Company Patterned organic layers in a full-color organic electroluminescent display array on a thin film transistor array substrate
US6379509B2 (en) 1998-01-20 2002-04-30 3M Innovative Properties Company Process for forming electrodes
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
AU4712400A (en) 1999-05-14 2000-12-05 3M Innovative Properties Company Ablation enhancement layer
KR20070041856A (ko) * 2005-10-17 2007-04-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5070353B1 (ja) * 2011-04-08 2012-11-14 株式会社Ｍａｒｕｗａ フェライト複合シートとその製造方法及びそのようなフェライト複合シートに用いられる焼結フェライト小片
JP6225511B2 (ja) * 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器
JP6309907B2 (ja) 2015-03-11 2018-04-11 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3749614A (en) * 1970-09-14 1973-07-31 Rca Corp Fabrication of semiconductor devices
FR2593632B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active et procedes de realisation de cet ecran
FR2593630B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active a resistance de drain et procedes de fabrication de cet ecran
JP2508851B2 (ja) * 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
DE69115118T2 (de) * 1990-05-17 1996-05-30 Sharp Kk Verfahren zum Herstellen eines Dünnfilm-Transistors.
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
KR100268007B1 (ko) * 1992-12-22 2000-10-16 구본준 액정표시소자 제조방법

Also Published As

Publication number Publication date
JP3708150B2 (ja) 2005-10-19
JPH07199226A (ja) 1995-08-04
KR0124958B1 (ko) 1997-12-11
US5668381A (en) 1997-09-16
US5652158A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
KR960042179A (ko) 박막 트랜지스터 액정 표시 장치 및 그 제조 방법
EP0366116A3 (en) Thin film transistor panel and manufacturing method thereof
KR860003661A (ko) 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치
KR980003732A (ko) 액정표시소자의 제조방법
EP0844670A4 (en) METHOD FOR PRODUCING A THIN-LAYER FIELD EFFECT TRANSISTOR, LIQUID CRYSTAL DISPLAY AND ELECTRONIC ARRANGEMENT PRODUCED BY IT
KR970077612A (ko) 박막트랜지스터와 그 제조방법 및 액정표시장치
KR950015817A (ko) 액정용 박막트랜지스터 및 그 제조방법
KR100272272B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR950004600A (ko) 다결정 실리콘 박막 트랜지스터
TW200510851A (en) Array substrate, liquid crystal display, and method of manufacturing array substrate
JPH01309378A (ja) 薄膜半導体素子
KR960019769A (ko) 박막트랜지스터 및 그 제조방법
KR960019779A (ko) 액정표시장치용 박막트랜지스터 및 그 제조방법
KR19980020041A (ko) 액정표시장치 및 그 제조방법
KR970016683A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR960019796A (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR960024590A (ko) 배선간 쇼트 회로 방지 기능을 갖는 액정 디스플레이 및 그 제조 방법
KR970022415A (ko) 액정표시 소자의 제조방법
KR100270363B1 (ko) 박막트랜지스터 제조방법
KR950005487B1 (ko) 박막트랜지스터 및 그 제조방법
KR950001163B1 (ko) 박막트랜지스터 및 그 제조방법
KR970054520A (ko) 액정표시장치의 박막 트랜지스터 제조방법
KR930016812A (ko) 액정평판 표시장치와 그 제조방법
KR970008662A (ko) 박막트랜지스터 제조방법
KR960019798A (ko) 액정표시장치용 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 17

EXPY Expiration of term