KR950013262A

KR950013262A - Memory device of the video decoder

Info

Publication number: KR950013262A
Application number: KR1019930022609A
Authority: KR
Inventors: 권오상
Original assignee: 배순훈; 대우전자 주식회사
Priority date: 1993-10-28
Filing date: 1993-10-28
Publication date: 1995-05-17
Also published as: JPH07184212A; KR0122745B1; CN1113638A

Abstract

본 발명은 동영상 복호기에서 필요로 하는 프레임 메모리로 DRAM을 사용하는 동영상 복호기의 메모리 장치에 관한 것이다. 이에 따라 본 발명은 움직임 보상을 데이타와 전송된 차분 신호를 더하여 현재 프레임의 데이타를 복구하여 출력하는 신호 처리부와, 1 프레임분의 DRAM으로 구성되어 신호 처리부에서 처리된 데이타를 기록하고 기록된 데이타를 출력하는 프레임 메모리와, 프레임 메모리로부터 출력되는 데이타를 일시적으로 기록하며 움직임 보상을 위한 데이타를 신호 처리부로 출력하는 버퍼 메모리와, 프레임 메모리의 읽기, 쓰기 어드레스 및 버퍼 메모리의 읽기, 쓰기 어드레스를 생성하는 어드레스 생성부와, 신호 처리의 기본 단위인 매크로 블럭 단위로 데이타를 모아 소정의 구간동안 해당 매크로 블럭을 프레임 메모리로 출력하여 기록하는 버퍼를 포함하도록 구성된다.The present invention relates to a memory device of a moving picture decoder using DRAM as a frame memory required by a moving picture decoder. Accordingly, the present invention is composed of a signal processing unit for recovering and outputting the data of the current frame by adding the motion compensation data and the difference signal, and a DRAM for one frame to record the data processed by the signal processing unit and write the recorded data The frame memory to be output, the buffer memory for temporarily recording the data output from the frame memory and outputs data for motion compensation to the signal processor, and the read, write address of the frame memory and the read and write addresses of the buffer memory And an address generator and a buffer for collecting data in units of macro blocks, which are basic units of signal processing, and outputting and writing the macro blocks to the frame memory for a predetermined period.

Description

동영상 복호기의 메모리 장치Memory device of the video decoder

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 종래의 동영상 복호기의 메모리 장치를 나타낸 블럭도,1 is a block diagram showing a memory device of a conventional video decoder;

제2도는 본 발명에 따른 동영상 보호기의 메모리 장치를 나타낸 블럭도,2 is a block diagram showing a memory device of a video saver according to the present invention;

제3도는 제2도의 버퍼 메모리의 구성도,3 is a configuration diagram of the buffer memory of FIG.

제4도는 본 발명에 따른 동영상 보호기의 메모리 장치의 각 부의 세부 타이밍도,4 is a detailed timing diagram of each part of the memory device of the video saver according to the present invention;

제5도는 본 발명에 따른 동영상 보호기의 메모리 장치의 각 부의 세부 타이밍도,5 is a detailed timing diagram of each part of the memory device of the video saver according to the present invention;

제6도는 본 발명에 따른 동영상 보호기의 메모리 장치에서의 움직임 보상의 일실시예도이다.6 is a diagram illustrating an embodiment of motion compensation in a memory device of a video saver according to the present invention.

Claims

움직임 보상을 위한 데이타와 전송된 차분 신호를 더하여 현재 프레임의 데이타를 복구하여 시간적으로 연속하여 출력하는 신호 처리부(100)와, 1프레임분으로 구성되어 상기 신호처리부(100)에서 처리된 데이타를 기록하고 기록된 데이타를 출력하는 프레임 메모리(200)와, 상기 프레임 메모리(200)로부터 출력되는 데이타를 일시적으로 기록하며 움직임 보상을 위한 데이타를 상기 신호 처리부(100)로 출력하는 버퍼 메모리(300)와, 상기 프레임 메모리(200)의 읽기, 쓰기 어드레스 및 버퍼 메모리(300)의 읽기, 쓰기 어드레스를 생성하는 어드레스 생성부(400)와, 신호 처리의 기본 단위인 매크로 블럭 단위로 데이타를 모아 소정의 구간동안 해당 매크로 블럭을 프레임 메모리(200)로 출력하여 기록하는 버퍼(500)와, 상기 신호 처리부(100)에서 처리된 데이타를 디스플레이시키는 디스플레이부(600)를 포함하도록 구성되는 동영상 복호기의 메모리 장치.The signal processor 100 is configured to recover the data of the current frame by adding the data for motion compensation and the transmitted differential signal, and output the data continuously in time, and records the data processed by the signal processor 100. And a frame memory 200 for outputting the recorded data, a buffer memory 300 for temporarily recording data output from the frame memory 200 and outputting data for motion compensation to the signal processor 100; And a predetermined section by collecting data in a macro block unit which is a basic unit of signal processing and an address generator 400 for generating a read, write address and a read and write address of the buffer memory 300. A buffer 500 that outputs and writes the macroblock to the frame memory 200, and records the data processed by the signal processor 100. Ray memory device of the video decoder is configured to include a display unit 600 for.

제1항에 있어서, 상기 프레임 메모리(200)는, 다이나믹 램으로 이루어짐을 특징으로 하는 동영상 복호기의 메모리 장치.The video apparatus of claim 1, wherein the frame memory (200) is made of dynamic RAM.

제1항 또는 제2항에 있어서, 상기 프레임 메모리(200)는, 한 매크로 블럭이 같은 페이지를 사용하도록 어드레스 매핑을 하며, 패스트 페이지 모드에서 모든 동작이 이루어지도록 함을 특징으로 하는 동영상 복호기의 메모리 장치.The video decoder memory of claim 1 or 2, wherein the frame memory 200 performs address mapping so that one macro block uses the same page, and all operations are performed in the fast page mode. Device.

제1항 또는 제2항에 있어서, 상기 프레임 메모리(200)는, 한 매크로 블럭 처리 시간중 소정 구간동안에는 읽기 동작만을 수행하고, 같은 시간의 소정 가군동안에는 쓰기 동작만을 수행하도록 하여 다이나믹 램의패스트 페이지 모드를 사용 가능하도록 함을 특징으로 하는 동영상 복호기의 메모리 장치.The fast page of the dynamic RAM of claim 1 or 2, wherein the frame memory 200 performs only a read operation during a predetermined period of one macro block processing time, and performs only a write operation during a predetermined family of the same time. Memory device of a video decoder, characterized in that to enable the mode.

제1항에 있어서, 상기 버퍼 메모리(300)는, 스태이틱 램으로 이루어짐을 특징으로 하는 동영상 복호기의 메모리 장치.2. The memory device of claim 1, wherein the buffer memory comprises static RAM. 3.

제1항에 있어서, 상기 버퍼 메모리(300)는, 듀얼 포트 메모리로 이루어짐을 특징으로 하는 동영상 복호기의 메모리 장치.The memory device of claim 1, wherein the buffer memory comprises a dual port memory.

제1항에 있어서, 상기 버퍼 메모리(300)는, 상기 프레임 메모리(200)로부터 출력되는 데이타를 일시적으로 기록하며 움직임 보상을 위한 데이타를 상기 신호 처리부(100)로 출력하는 2가지 동작에 해당되는 처리 영역은 소정의 옵셋을 두어 처리함을 특징으로 하는 동영상 복호기의 메모리 장치.The method of claim 1, wherein the buffer memory 300 corresponds to two operations of temporarily recording data output from the frame memory 200 and outputting data for motion compensation to the signal processor 100. The processing area is a memory device of a video decoder, characterized in that the processing with a predetermined offset.

제1항에 있어서, 상기 버퍼(500)는, 상기 신호 처리부(100)의 데이타를 소정 구간에만 출력하기 위하여 선입선출 버퍼를 사용함을 특징으로 하는 동영상 복호기의 메모리 장치.The memory device of claim 1, wherein the buffer (500) uses a first-in, first-out buffer to output the data of the signal processor (100) only in a predetermined section.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.