KR950012663B1 - 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법 - Google Patents

크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법 Download PDF

Info

Publication number
KR950012663B1
KR950012663B1 KR1019930013816A KR930013816A KR950012663B1 KR 950012663 B1 KR950012663 B1 KR 950012663B1 KR 1019930013816 A KR1019930013816 A KR 1019930013816A KR 930013816 A KR930013816 A KR 930013816A KR 950012663 B1 KR950012663 B1 KR 950012663B1
Authority
KR
South Korea
Prior art keywords
image
crossbar network
bank
outputs
signal
Prior art date
Application number
KR1019930013816A
Other languages
English (en)
Other versions
KR950005051A (ko
Inventor
나종범
이상지
Original Assignee
국방과학연구소
김학옥
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소, 김학옥 filed Critical 국방과학연구소
Priority to KR1019930013816A priority Critical patent/KR950012663B1/ko
Publication of KR950005051A publication Critical patent/KR950005051A/ko
Application granted granted Critical
Publication of KR950012663B1 publication Critical patent/KR950012663B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Multi Processors (AREA)
  • Image Processing (AREA)

Abstract

내용 없음.

Description

크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법
제 1 도는 본 발명에 따른 화상 시스템의 블럭도.
제 2 도는 제 1 도에 있어서, 화상 메모리의 구조도.
제 3 도는 제 1 도에 있어서, 크로스바 망 제어부의 상세 블럭도.
제 4 도는 제 1 도에 있어서, 크로스바 망의 상세 블럭도.
제 5 도는 제 4 도에 있어서, 각 멀티플렉서의 접속 상태를 보인 진리표.
제 6 도는 본 발명에 따른 크로스바 망 엑세스 제어시 신호 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1∼4 : 그래픽/영상 처리부 5 : 크로스바 망 제어부
6 : 크로스바 망 7 : 화상메모리
8 : 화상표시 제어부 9 : 모니터
10∼13 : 복호부 14 : 망제어신호 발생부
15∼18 : 멀티플렉서 19∼26 : 메모리 뱅크
본 발명은 화상 시스템에 관한 것으로 특히, 크로스바 망(cross-bar network)을 이용하여 전송량이 많은 큰 사이즈의 자연칼라 화상(natural color image)의 표시에 소요되는 시간을 단축하는 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법에 관한 것이다.
종래의 화상 시스템은 화상 데이타를 전송하기 위한 버스(display bus)의 폭(bandwidth)이 일정 크기로 제한됨으로 인해 화상 표시에 필요한 데이타 전송량이 많은 큰 사이즈의 자연칼라 정지화상(natural color stioll image)을 표시할 때 화상표시에 소요되는 시간이 너무 길어지며 특히, 실시간 표시를 요하는 자연칼라 동영상(natural color motion picture)의 경우 많은 제약이 따르는 문제점이 있었다.
본 발명은 이러한 종래의 문제점을 해결하기 위하여 크로스바 망(cross-barnetwork)을 적용하여 화상데이타를 전송하기 위한 버스 폭(bus bandwidth)을 확장함으로써 그래픽 및 영상 처리된 동영상 또는 사이즈가 큰 정지화상을 모니터에 고속으로 표시하는 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스제어방법을 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제 1 도는 본 발명에 따른 화상 시스템의 블럭도로서 이에 도시한 바와같이, 호스트 버스(HBUS)로 전송된 화상 데이타를 병렬로 그래픽 및 영상처리하는 그래픽/영상처리부(1∼4)와, 이 그래픽/영상처리부(1∼4)의 출력(FM1∼FM4)에서 뱅크 선택신호(BS1∼BS4)를 검출하여 복호함에 따라 상태신호(CONlj∼CON4j)및 칩 선택신호(EN1∼EN4)를 출력하는 크로스바 망제어부(5)와, 이 크로스바 망제어부(5)의 출력(CONlj∼CON4j)(EN1∼EN4)에 따라 상기 그래픽/영상처리부(1∼4)의 출력(FM1∼FM4)을 선택, 출력하는 크로스바 망(6)과, 상기 그래픽/영상처리부(1∼4)의 출력(FM1∼FM4)중 프레임 선택신호(FRMSEL)에 따라 프레임 버퍼(71)(72)중 하나를 선택하여 상기 크로스바 망(6)의 출력(D1∼D4)을 해당 버퍼에 저장하는 화상 메모리(7)와, 이 화상 메모리(7)에 표시 제어신호(DCTL)를 출력하여 화상데이타(DS)를 입력받아 아날로그 변환을 수행함에 따라 색신호(R,G,B) 및 동기신호(Sync)를 모니터(9)에 출력하는 화상표시제어부(8)로 구성한다.
크로스바 망 제어부(5)는 제 3 도에 도시한 바와같이, 그래픽/영상처리부(∼4)의 출력(FM1∼FM4)에 포함된 뱅크선택신호(BS1∼BS4)를 검출하여 각기 복호하는 복호부(10∼13)와, 이 복호부(10∼13)의 선택신호(SELlj∼SEL4j)를 입력받아 크로스바 망(6)의 동작을 결정하기 위한 상태신호(CONl∼CON4) 칩선택신호(EN1∼EN4) 및 액세스 상태신호(BUSFLT)를 출력하는 망제어신호 발생부(14)로 구성한다.
크로스바 망(6)은 제 4 도에 도시한 바와같이, 크로스바 망 제어부(14)의 상태신호 및 칩선택신호(CONlj∼ENl)(CON2j,EN2)(CON3j,EN3)(CON4j,EN4)에 따라 그래픽/영상처리부1(∼4)의 출력(FM1∼FM4)을 선택하여 화상메모리(7)에 각기 출력시키는 멀티플렉서(15∼18)로 구성한 것으로, 상기 칩선택신호(EN1∼EN4)가 "1"이면 버스 인터페이스가 수행되지 않는 "오픈(OPEN)" 상태이고, "0"이면 상기 상태신호(CONlj∼CON4j)에 따라 버스 인터페이스가 수행되는 "접속(CONNECT)" 상태이다.
화상메모리(7)는 제 2 도에 도시한 바와같이, 1024주사선×1280화소×60Hz의 고해상도에 요구되는 메모리의 두배 크기가 되도록 1024라인×2048화소×32비트 크기인 프레임 버퍼(71)(72)로 구성한 것으로, 그래픽/영상처리부(1∼4)의 출력(FM1∼FM4)중에 포함된 프레임 선택신호(FRMSEL)가 "0"이면 각기 256라인×2048화소인 4개의 메모리 뱅크(19∼22)로 구성한 상기 프레임 버퍼(71)가 선택되고 "1"이면 각기 256라인×2048화소인 4개의 메모리 뱅크(23∼26)로 구성한 상기 프레임 버퍼(72)가 선택된다.
상기 화상 메모리(7)는 프레임 버퍼(71)의 저장 데이타가 화상표시 제어부(8)에 출력될때 프레임 버퍼(72)는 그래픽/영상처리부(1∼4)의 출력(FM1∼FM4)을 저장하고, 프레임 버퍼(72)의 저장데이타가 상기 화상표시제어부(8)에 출력될 때 프레임 버퍼(71)는 상기 그래픽/영상처리부(1∼4)의 출력(FM1∼FM4)을 저장하는 더블 버퍼(double buffer)로서, 각 프레임 버퍼(71)(72)의 메모리 뱅크(19∼22)(23∼26)는 독립적으로 4개를 동시에 엑세스할 수 있다.
상기 그래픽/영상 처리부(1∼4)는 호스트 버스(HBUS)에서 프로그램, 제어신호및 데이타를 입력(download) 받아 그래픽 및 영상처리 기능을 수행할때는 버스를 통해 데이타를 교환하게 되며, 호스트 버스(HBUS)에 병렬 접속된다.
이와같이 구성한 본 발명의 동작 및 작용효과를 제 5 도 멀티플렉서의 접속상태를 보인 진리표 및 제 6 도 크로스바 망 엑세스 제어시 신호 흐름도를 참조하여 상세히 설명하면 다음과 같다.
호스트 버스(HBUS)에 병렬 접속된 그래픽/영상 처리부(1∼4)는 프로그램, 제어신호 및 데이타를 입력받아 그래픽 및 영상처리를 수행하여 화상데이타(FM1∼FM4)를 크로스바 망(6)에 출력하는데 이때, 크로스바 망 제어부(5)는 상기 화상데이타(FMI1∼FM4)에 포함된 뱅크 선택신호(BS1∼BS4)를 검출하여 복호부(10∼13)에서 각기 복호하고 이 복호된 선택신호(SELl∼SEL4)가 입력된 망 제어신호발생부(14)는 논리연산을 통해 상기 크로스바 망(6)을 제어하기 위한 상태신호(CONlj∼CON4j), 칩선택신호(EN1∼EN4) 및 엑세스 상태신호(BUSFLT)를 발생시킨다.
즉, 뱅크선택신호(BS1∼BS4)는 각기 00, 10, 01, 11중 하나의 값을 갖게 되고, 이 뱅크선택신호(BS1∼BS4)에 따른 복호부(10∼13)의 출력(SEL1∼SEL4)은 00,10,01,1l중 하나의 값을 갖음으로써 그래픽/영상 처리부(1∼4)의 출력(FM1∼FM4)중 하나를 선택함과 아울러 화상 메모리(7)의 메모리뱅크(19∼26)중 하나를 결정하게 되며, 상기 선택신호(SEL1∼SEL4)를 논리연산한 망제어신호 발생부(14)는 크로스바 망(6)의 멀티플렉서(15∼18) 동작을 결정하기 위한 00, 10, 01, 11중 하나의 값을 갖는 상태신호(CONlj∼CON4j) 및 0, 1중 하나의 값을 갖는 칩선택신호(EN1∼EN4)를 발생시킨다.
이에따라, 크로스바 망제어부(5)의 출력(CONlj, ENl)(CON2j, EN2)(CON3j, EN3)(CON4j, EN4)을 각기 입력받은 크로스바 망(6)의 멀티플렉서(15∼18)는 그래픽/영상 처리부(1∼4)의 출력(FM1∼FM4)을 선택하여 화상메모리(7)에 출력하게 된다.
여기서, 멀티플렉서 (15∼18)는 크로스바 망제어부(5)의 칩선택신호(EN1∼EN4) 가 "1"이면 오픈상태로서 버스인터페이스를 수행하지 않고 "0"이면 버스인터페이스를 수행하며 상기 칩선택신호(EN1∼EN4)가 "0"일때 선택신호(CONlj∼CON4j)의 값에 따라 그래픽/영상 처리부(1∼4)의 출력(FM1∼FM4)을 임의로 선택출력하는데, 제 5 도(a) 내지 (d)에 도시한 진리표와 같이 칩선택신호(CONij, i,j=1∼4)가 (0,0)이면 상기 화상데이타(FM1)를 선택하고,(1,0)이면 상기 화상데이타(FM2)를 선택하며, (0,1)이면 상기 화상데이타(FM3)를 선택하고,(1,1)이면 상기 화상데이타(FM4)를 선택하게 된다.
이때 화상메모리(7)는 그래픽/영상 처리부(1∼4)의 출력(FM1∼FM4)에 포함된 프레임선택신호(FRMSEL)에 따라 프레임버퍼(71)(72)중 하나를 엑세스하는데 상기 프레임 선택신호(FRMSEL)가 "0"이면 프레임 버퍼(71)의 라이트동작이 수행되고 "1"이면 프레임버퍼(72)의 라이트동작이 수행되어 크로스바망(6)의 멀티플렉서(15∼18)의 출력(D1∼D4)이 메모리 뱅크(19∼22)(23∼26)에 저장된다.
이에 따라, 화상메모리(7)의 프레임버퍼(71)(72)에 그래픽/영상 처리부(1∼4)의 화상데이타(FM1∼FM4)가 저장, 완료되면 호스트 버스(HBUS)를 통해 제어신호를 입력받은 화상표시 제어부(8)는 표시제어 신호(DCTL)를 상기 화상메모리(7)에 출력하여 저장된 화상데이타(DS)를 입력받고 이 화상데이타(DS)에서 동기신호(Sync)를 검출함과 동시에 아날로그 변환을 수행하여 색신호(R,G,B)를 모니터(9)에 출력함으로써 화면에 영상을 재현하게 된다.
여기서, 화상표시 제어부(8)가 화상메모리(7)에 표시제어신호(DCTL)를 출력하여 프레임 버퍼(71)의 출력(DS)을 아날로그 변환한 후 모니터(9)에 출력할때 그래픽/영상 처리부(l∼4)의 출력(FM1∼FM4)에 포함된 "1"인 프레임선택신호(FRMSEL)가 입력된 상기 화상메모리(7)는 프레임 버퍼(72)에 크로스바 망(6)의 출력(D1∼D4)이 저장되고, 반대로 상기 프레임 버퍼(72)의 저장데이타(DS)가 모니터(9)에 출력될때 상기 프레임 버퍼(71)가 라이트 동작을 수행하게 된다.
그리고, 크로스바 망 제어부(5)의 출력(CONlj∼CON4j)(EN1∼EN4)에 따라 크로스바 망(6)이 그래픽/영상 처리부(1∼4)의 출력(FM1∼FM4)을 선택하여 화상메모리(7)에 출력할때 엑세스 동작이 원활하면 상기 크로스바 망 제어부(5)는 "0"인 엑세스 상태신호(BUSFLT[i], i=1∼4)를 출력하고 엑세스 동작이 원활하지 못하면 "1"인 엑세스 상태신호(BUSFLT[i])를 출력하게 된다.
상기에서 설명한 크로스바 망 제어동작을 제 6 도를 참조하여 설명하면 다음과 같다.
그래픽/영상 처리부(1∼4)가 출력신호(FM1∼FM4)내에 화상메모리(7)를 엑세스하기 위한 뱅크선택신호(BS1∼BS4)를 포함하여 출력하면 크로스바 망 제어부(5)는 상기 뱅크선택신호(BS1∼BS4)를 검출하여 복호부(10∼13)에서 선택신호(SELlj∼SEL4j)를 복호하고 이 복호된 선택신호(SELlj∼SEL4j, j=1∼4)를 입력받은 망 제어신호 발생부(14)는 상기 그래픽/영상 처리부(1∼4)가 화상메모리(7)의 메모리 뱅크(19∼22 또는 23∼26)중 어느 뱅크를 엑세스하길 원하는지 판별함과 동시에 그 갯수(n[j], j=1∼4)를 산출하게 되며 뱅크를 엑세스하려는 그래픽/영상 처리부의 판별에 따라 엑세스 요구신호(Sij, ij=1∼4)를 세팅하게 된다.
여기서, 뱅크 엑세스를 원하는 버스의 갯수(n[j])는 0∼4인 값을 갖게되며, 엑세스 요구신호(Sij)는 "0" 또는 "1"값을 갖게 되는데 "0"일 경우 엑세스 요구가 없는 상태이고 "1"일 경우 엑세스 요구상태이다.
예를들어, 그래픽/영상 처리부(1)(3)만이 메모리(7)를 엑세스하려면 엑세스 요구 버스의 갯수(n[j]는 "2"가 되고 엑세스 요구신호(Slj,S3j)만이 "1"로 세팅된다.
이때, 엑세스 요구신호(Sij)의 세팅이 완료되면 그래픽/영상 처리부(1∼4)의 엑세스 제어상태를 결정하기 위하여 뱅크인덱스 값인 j를 "1"로 세팅한 후 화상메모리(7)의 메모리 뱅크(19 또는 23)를 엑세스하려는 버스의 갯수(n[j], j=1)를 판별하게 된다.
이에 따라, 엑세스 요구버스의 갯수(n[j], j=1)가 "0"이면 칩선택신호(EN[j], j=1)를 "1"로 세팅하여 크로스바 망(6)의 멀티플렉서(l5)를 디스에이블인 "오픈"상태가 되게 함으로써 그래픽/영상 처리부(1∼4)의 출력(FM1∼FM4)이 화상메모리(7)에 저장되는 것을 방지하고 뱅크인덱스(j)가 "4"인지 판별하게 된다.
그리고, 엑세스 요구 버스의 갯수(n[j], j=1)가 "1"이면 예를들어, 그래픽/영상 처리부(1) 만이 엑세스 요구를 한 경우 칩선택신호(EN[j], j=1)를 "0"으로 세팅하여 크로스바 망(6)의 멀티플렉서(15)를 인에이블시키고 뱅크선택신호(BS1) 값으로 상태신호(CONlj, j=1)를 세팅하여 상기 멀티플렉서(15)가 상기 그래픽/영상 처리부(1)의 출력(FM1)을 화상메모리(7)의 메모리뱅크(19 또는 23)에 저장시킨 후 뱅크인덱스⒥가 "4"인지 판별하게 된다.
또한, 엑세스 요구 버스의 갯수(n[j], j=1)가 "2" 이상이면 그래픽/영상 처리부(1∼4)중 화상메모리(7)를 엑세스하려는 버스가 "2" 이상임을 의미하는 것으로 두개 이상의 버스가 동시에 상기 화상메모리(7)를 엑세스함에 따른 데이타 충돌을 피하기 위하여 엑세스를 원하는 버스에 대한 우선순위(I)를 계산하고 엑세스 요구신호(Sij)가 "1"인 그래픽/영상 처리부(1∼4)의 보드인덱스(i)를 최소값부터 우선순위(I)와 비교하는데, 보드인덱스(i)가 우선순위와 일치하지 않으면 엑세스 상태신호(BUSFLT[i])를 "1"로 세팅하여 그 보드인덱스(i)에 해당하는 그래픽/영상처리부에 궤환시킴으로써 엑세스 동작을 방지한 후 다음 보드인덱스⒤가 우선순위(I)와 일치하는지 판별하게 되며, 엑세스 요구신호(Sij)가 "1"인 최소값의 보드인덱스(i)가 우선순위와 일치하면 칩선택신호(EN[j], j=1)를 "0"으로 세팅하여 크로스바 망(6)의 멀티플렉서(15)를 인에이블시킨후 상태신호(CON1[i])를 보드인덱스(i)에 대한 뱅크선택신호(BS[i])로 세팅하여 상기 보드인덱스⒤에 해당하는 그래픽/영상 처리부가 상기 화상메모리(7)의 메모리 뱅크(19 또는 23)를 엑세스하게 하고 상기의 우선순위 비교동작을 반복하여 우선순위에 따라 순차적으로 엑세스 동작을 수행한 후 완료되면 뱅크 인덱스(j)가 "4"인지 판별하게 된다. 즉, 예를들어 그래픽/영상처리부(1)(3)가 화상메모리(7)를 엑세스하길 원할 경우 최소값 인덱스(i)에 대해 우선순위(I)를 1,3의 순서로 산출하면 보드 인덱스(i=1)를 우선순위(I=1)와 비교하여 일치함으로 상기 그래픽/영상처리부(1)가 상기 화상메모리(7)의 메모리 뱅크(19 또는 23)를 엑세스하게 한 후 브드인덱스(i)를 "1"증가시켜 우선순위(I=3)와 비교하게 된다.
이때, 보드인덱스(i=2)와 우선순위(I=3)가 일치하지 않음으로 망 제어신호발생부(14)는 엑세스 상태신호(BUSFCT[2])를 "1"로 세팅하여 그래픽/영상 처리부(2)에 출력하여 엑세스 동작을 차단하고 보드인덱스(i)를 "1" 증가시켜 우선순위(I=3)와 비교하는 동작을 반복함으로써 우선순위에 따라 화상 메모리(7)의 엑세스 동작을 모두 수행한 후 뱅크인덱스(j)가 "4"인지 판별하게 된다.
이에 따라, 화상메모리(7)의 메모리 뱅크(19 또는 23) 엑세스 동작이 완료되면 화상메모리(7)의 메모리뱅크(22 또는 26) 엑세스가 종료되었는지 판별하기 위해 뱅크인덱스(j)가 "4"인지 판별하는데 뱅크인덱스(j)가 "4"가 아님으로 뱅크인덱스(j)를 "1"증가시켜 상기 화상메모리(7)의 메모리 뱅크(20 또는 24) 엑세스를 원하는 그래픽/영상처리부의 갯수(n[j])를 산출한 후 상기와 같은 동작을 순차적으로 반복함으로써 화상메모리(7)의 엑세스 동작을 수행하고 뱅크인덱스(j)가 "4"일때 상기 화상메모리(7)의 엑세스 제어가 끝났음을 의미함으로 엑세스 동작을 종료하게 된다.
그리고, 상기와 같은 동작을 수행되었을때 예를들어, 화상메모리(7)의 프레임버퍼(71) 엑세스 동작이 종료된 경우 호스트 버스(HBUS)에서 제어신호가 입력된 화상표시 제어부(8)는 상기 화상메모리(7)에 표시제어신호(DCTL)를 출력하여 프레임버퍼(71) 이 메모리뱅크(19∼22)에 저장된 화상데이타(DS)를 입력받고 아날로그 변환을 수행하여 동기신호(Sync)를 검출함과 아울러 아날로그 색신호(R,G,B)를 조합한 후 이 아날로그 색신호(R,G,B) 및 동기신호(Sync)를 모니터(6)에 출력하여 영상을 표시하게 된다.
여기서, 화상표시제어부(8)가 화상메모리(7)의 프레임 버퍼(71)를 제어할때 그래픽/영상 처리부(1∼4)의 출력(FM1∼FM4)중에 포함된 프레임 선택신호(FRMSEL)가 "1"이 됨으로써 크로스바 망 제어부(5)의 제어에 따라 상기 그래픽/영상 처리부(1∼4)의 출력(FM1∼FM4)은 크로스바 망(6)을 통해 상기 화상 메모리(7)의 프레임버퍼(72)에 저장되어진다.
상기에서 상세히 설명한 바와같이 본 발명 크로스바 망을 이용한 화상시스템 및 그 시스템 엑세스 제어방법은 메모리 영역을 4개의 독립적 뱅크로 분할하고 크로스바 망을 이용하여 그래픽/영상 처리신호를 엑세스요구 판별에 따라 접속시킴으로써 화상표시를 위한 버스폭을 확장시켜 큰 사이즈의 칼라 정지 화상을 고속으로 표시함과 아울러 동화상을 실시간에 표시할 수 있는 효과가 있다.

Claims (6)

  1. 호스트 버스(HBUS)로 전송된 화상 데이타를 입력받아 그래픽 및 영상처리를 각기 수행하는 그래픽/영상 처리부(1∼4)와, 이 그래픽/영상 처리부(1∼4)의 출력(FM1∼FM4)에 포함된 뱅크선택신호(BS1∼BS4)를 복호하여 연산함에 따라 칩선택신호(EN1∼EN4) 및 상태신호(CONij, i,j=1∼4)를 출력하는 크로스바 망 제어부(5)와, 이 크로스바 망 제어부(5)의 출력(CONij)(EN1∼EN4)에 따라 상기 그래픽/영상 처리부(1∼4)의 출력(FM1∼FM4)을 선택하여 출력하는 크로스바 망(6)과, 이 크로스바 망(6)의 출력(D1∼D4)을 저장하는 화상메모리(7)와, 이 화상메모리(7)에 표시제어신호(DCTL)를 출력하여 저장된 표시신호(DS)를 입력받아 아날로그 변환을 수행함에 따라 동기신호(Sync) 및 아날로그 색신호(R,G,B)를 모니터(9)에 출력하는 화상표시제어부(8)로 구성함을 특징으로 하는 크로스바 망을 이용한 화상시스템.
  2. 제 1 항에 있어서, 크로스바 망 제어부(5)는 그래픽/영상 처리부(1∼4)의 출력(FM1∼FM4)에 포함된 뱅크선택신호(BSl∼BS4)를 복호하여 화상메모리(7)의 엑세스 판별을 위한 선택신호(SELij, i,j=1∼4)를 출력하는 복호부(10∼13)와, 이 복호부(10∼13)의 출력(SELlj∼SEL4j)을 연산하여 크로스바 망(6)을 제어하기 위한 칩선택신호(EN[j] 및 상태신호(CONij)를 출력하는 망 제어신호 발생부(14)로 구성함을 특징으로 하는 크로스바 망을 이용한 화상시스템.
  3. 제 1 항에 있어서, 크로스바 망(6)은 크로스바 망 제어부(14)의 칩선택신호 및 상태신호(EN[j],CONij, i,j=1∼4)에 따라 그래픽/영상 처리부(1∼4)의 출력(FM1∼FM4)중 하나를 선택하여 화상메모리(7)에 출력하는 멀티플렉서(15∼18)로 구성함을 특징으로 하는 크로스바 망을 이용한 화상시스템.
  4. 제 1 항에 있어서, 화상메모리(7)는 크로스바 망(6)의 출력(D1∼D4)이 각기 접속된 독립적 메모리 뱅크(19∼22)(23∼26)를 갖는 프레임 버퍼(71)(72)로 구성함을 특징으로 하는 크로스바 망을 이용한 화상시스템.
  5. 제 4 항에 있어서, 프레임 버퍼(71)(72)는 그래픽/영상 처리부(1∼4)의 출력(FM1∼FM4)에 포함된 프레임 선택신호(FRMSEL)에 의해 교대로 엑세스되게 구성함을 특징으로 하는 크로스바 망을 이용한 화상시스템.
  6. 뱅크선택신호(BS[i], i=1∼4)의 복호에 따른 선택신호(SELij, i,j=1∼4)를 연산하여 각 뱅크에 대한 엑세스 요구 버스의 갯수(n[j])를 산출하고 뱅크엑세스를 위해 뱅크인덱스(j)를 "1"로 세팅한 후 엑세스 요구 버스의 갯수(n[j])를 판별하는 제 1단계와, 제 1단계에서 엑세스 요구버스의 갯수(n[j]) 가 "0"이면 칩선택신호(EN[j], j=1∼4)를 "1"로 세팅한후 브드인덱스(j)가 "4"인지 판별하는 제 2단계와, 제 1단계에서 엑세스 요구버스의 갯수(n[j]가 "1"이면 해당 칩선택신호(EN[j])를 "0"으로 세팅한 후 해당상태신호(CONij)를 인에이블시켜 뱅크엑세스 동작을 수행하고 뱅크인덱스(j)가 "4"인지 판별하는 제 3단계와, 제 1단계에서 엑세스 요구 버스의 갯수(n[j])가 "2"이상이면 엑세스를 위한 우선순위(I)를 산출하여 보드인덱스(i=1∼4)와 순차 비교하는 제 4단계와, 제 4단계에서 보드인덱스(i)와 우선순위(I)가 일치하지 않으면 해당인덱스(i)의 엑세스 상태신호(BUSFLT[i] I=l∼4)를 "1"로 세팅한 후 다음 인덱스(i)의 비교동작을 반복하고 일치하면 해당 인덱스(i)의 칩선택신호(EN[j])를 "0"으로 세팅한 후 상태신호(CONij)를 인에이블시켜 뱅크엑세스를 수행하고 뱅크인덱스(j)가 "4"인지 판별하는 제 5단계와, 제 5단계에서 뱅크인덱스(j)가 "4"가 아니면 "j"를 "1"증가시킨 후 제 1단계의 엑세스 요구 버스의 갯수(n[j]) 판별동작을 반복 수행하고 뱅크인덱스(j)가 "4"이면 뱅크엑세스 동작을 종료하는 제 6 단계로 이루어짐을 특징으로 하는 크로스바 망을 이용한 화상시스템의 엑세스 제어방법.
KR1019930013816A 1993-07-21 1993-07-21 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법 KR950012663B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930013816A KR950012663B1 (ko) 1993-07-21 1993-07-21 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930013816A KR950012663B1 (ko) 1993-07-21 1993-07-21 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법

Publications (2)

Publication Number Publication Date
KR950005051A KR950005051A (ko) 1995-02-18
KR950012663B1 true KR950012663B1 (ko) 1995-10-19

Family

ID=19359719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013816A KR950012663B1 (ko) 1993-07-21 1993-07-21 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법

Country Status (1)

Country Link
KR (1) KR950012663B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372084B1 (ko) * 2001-01-29 2003-02-14 한국과학기술원 저소비전력을 위한 ｍｐｅｇ 압축영상의 메모리 저장 방법및 그에 따른 프레임 버퍼 구조
KR100465158B1 (ko) * 2002-10-16 2005-01-13 (주)씨앤에스 테크놀로지 메모리 맵 구성방법 및 그를 이용한 영상 스캐일링 다운회로

Also Published As

Publication number Publication date
KR950005051A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
US6184906B1 (en) Multiple pipeline memory controller for servicing real time data
CA2154949A1 (en) Method of selecting input apparatus
EP0704824B1 (en) Z-Buffer tag memory organization
US4845663A (en) Image processor with free flow pipeline bus
JP4790227B2 (ja) 表示制御装置および表示制御方法
EP0298243B1 (en) A computer video demultiplexer
JP3203124B2 (ja) 画像データ値記憶方式
JPH04242287A (ja) 画像処理装置
KR950012663B1 (ko) 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법
US5581735A (en) System for supplying unit image data to requesting users from multiple storage devices based on directory information and token queues identifying the requester and data
US5907329A (en) Display control apparatus, information processing apparatus, and control method
JPH09274475A (ja) １台のコンピュータに複数台接続可能な表示装置
JP2883031B2 (ja) 画面垂直拡大回路及び方法
US5990861A (en) Method of and apparatus for reprogramming a video controller
JP4334160B2 (ja) 子画面表示用の映像信号処理回路
JP2000020014A (ja) 画像表示装置
KR20020004169A (ko) 업/다운 스케일링 기능을 갖는 줌 버퍼 제어 회로
JP2530880B2 (ja) グラフィックディスプレイ装置
JP3272058B2 (ja) 画像情報処理装置及び画像情報処理方法
JP2000115147A (ja) 非同期吸収回路
JP2918049B2 (ja) ピクチャ・イン・ピクチャのための記憶方法
JP2626294B2 (ja) カラー画像処理装置
KR100283886B1 (ko) 비디오 그래픽 어레이의 화면표시장치
GB2202718A (en) Display adapter
KR970049401A (ko) 듀얼 영상 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030929

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee