KR950011784B1 - Thin film transistor and its making method - Google Patents
Thin film transistor and its making method Download PDFInfo
- Publication number
- KR950011784B1 KR950011784B1 KR1019920019168A KR920019168A KR950011784B1 KR 950011784 B1 KR950011784 B1 KR 950011784B1 KR 1019920019168 A KR1019920019168 A KR 1019920019168A KR 920019168 A KR920019168 A KR 920019168A KR 950011784 B1 KR950011784 B1 KR 950011784B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- transistor gate
- gate electrode
- channel
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 129
- 238000000034 method Methods 0.000 title claims description 22
- 239000010408 film Substances 0.000 claims description 37
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract 2
- 238000007254 oxidation reaction Methods 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
제1도는 본 발명에 따른 박막트랜지스터의 평면도.1 is a plan view of a thin film transistor according to the present invention.
제2도는 제1도의 절단선 A-A'에 따른 박막트랜지스터 제조 공정도.Figure 2 is a thin film transistor manufacturing process according to the cutting line A-A 'of FIG.
제3도는 제1도의 절단선 B-B'에 따른 박막트랜지스터의 단면도.3 is a cross-sectional view of the thin film transistor along the cutting line B-B 'of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 실리콘 산화막 2A, 2B : 박막트랜지스터 게이트 전극1: silicon oxide film 2A, 2B: thin film transistor gate electrode
3 : 박막트랜지스터 게이트 산화막 4 : 박막트랜지스터 채널3: thin film transistor gate oxide film 4: thin film transistor channel
5A : 박막트랜지스터 소오스 5B : 박막트랜지스터 드레인5A: thin film transistor source 5B: thin film transistor drain
본 발명은 고집적 반도체의 박막트랜지스터(Thin Film Transistor) 및 그 제조방법에 관한 것으로, 특히 좁은 면적에서도 충분한 채널길이를 확보할 수 있도록 수직 형태의 채널을 갖는 박막트랜지스터 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor of a highly integrated semiconductor and a method of manufacturing the same, and more particularly, to a thin film transistor having a vertical channel and a method of manufacturing the same so as to ensure sufficient channel length even in a small area.
일반적으로 박막트랜지스터는 현재 SRAM 및 LCD(Liquid Crystal Display)등에 사용되고 있는데 일반적인 박막트랜지스터의 구조의 평판형 채널을 갖는다. 그 제조방법은 절연막 상부에 박막트랜지스터의 게이트 전극을 형성한 후, 그 상부에 게이트 절연막을 형성하고, 게이트 절연막 상부에 실리콘층을 형성하고 이온주입 공정으로 박막트랜스터의 채널, 소스 및 드레인을 각각 형성하는 단계로 이루어진다. 그러나 평판 형태의 채널을 갖는 박막트랜지스터는 셀이 차지하는 면적이 증대되어 차세대 고집적 SRAM에는 적용하기 어렵고, 고해상도를 요구하는 LCD제조시 셀의 면적이 최소화되어야 하는데 평판형태의 채널을 갖는 박막트랜지스터는 해상도가 떨어지는 문제점이 있다. 또한 셀의 크기를 최소화하기 위해 채널길이를 최소화할 경우 박막트랜지스터가 오프동작 상태일때 누설전류가 증대되는 문제점이 발생한다.In general, thin film transistors are currently used in SRAM and LCD (Liquid Crystal Display) and have a flat channel of the structure of a general thin film transistor. In the manufacturing method, the gate electrode of the thin film transistor is formed on the insulating film, the gate insulating film is formed on the upper part of the insulating film, the silicon layer is formed on the gate insulating film, and the channel, source and drain of the thin film transistor are respectively formed by an ion implantation process. Forming step. However, thin film transistors with flat channel are difficult to apply to the next generation of high density SRAM due to the increased area of the cell, and when manufacturing LCDs requiring high resolution, the cell area should be minimized. Thin film transistors with flat channel have high resolution. There is a problem falling. In addition, when the channel length is minimized to minimize the size of the cell, the leakage current increases when the thin film transistor is turned off.
따라서, 본 발명은 박막트랜지스터가 차지하는 면적을 최소화하고, 채널길이를 증대시켜 박막트랜지스터 오프동작시에 누설전류를 최소화시키기 위하여 수직 형상의 채널을 갖는 박막트랜지스터 및 그 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a thin film transistor having a vertical channel and a method of manufacturing the same in order to minimize the area occupied by the thin film transistor and to increase the channel length to minimize the leakage current during the thin film transistor off operation. .
상기 목적을 달성하기 위하여 본 발명의 박막트랜지스터는 일정 간격으로 형성되는 수직한 기둥체 모양의 제1박막트랜지스터 게이트 전극, 상기 제1박막트랜지스터 게이트 전극을 둘러쌓고 있되 내부에 얇은 박막트랜지스터 채널을 포함하는 박막트랜지스터 게이트 산화막, 상기 일정간격으로 형성되어 있는 제1박막트랜지스터 게이트 전극을 상부에서 연결하되 상기 박막트랜지스터 게이트 산화막을 덮는 제2박막트랜지스터 게이트 전극, 및 상기 얇은 박막트랜지스터 채널의 양끝단에 형성되는 박막트랜지스터 소오스 및 드레인을 구비하고 있는 것을 특징으로 한다.In order to achieve the above object, the thin film transistor of the present invention includes a vertical columnar first thin film transistor gate electrode formed at a predetermined interval, and surrounds the first thin film transistor gate electrode, but includes a thin film transistor channel therein. A thin film transistor gate electrode connecting the first thin film transistor gate electrode formed at the predetermined interval from the top, the second thin film transistor gate electrode covering the thin film transistor gate oxide film, and a thin film formed at both ends of the thin film transistor channel A transistor source and a drain are provided.
또한, 본 발명의 박막트랜지스터 제조 방법은 일정 간격으로 기둥체 모양의 제1박막트랜지스터 게이트 전극을 형성하고 전체 구조 상부에 박막트랜지스터 게이트 산화막 및 박막트랜지스터 채널용 다결정실리콘막을 차례로 증착하는 제1단계, 상기 제1단계 후에 마스크 패턴 공정과 식각공정으로 제1박막트랜지스터 게이트 전극 상부에 존재하는 박막트랜지스터 게이트 산화막과 박막트랜지스터 채널용 다결정실리콘막을 차례로 제거하는 제2단계, 상기 제2단계 후에 각각 전체 구조 상부에 박막트랜지스터 게이트 산화막을 또한번 증착하고 마스크 패턴 공정과 식각 공정을 행하여 상기 제1박막트랜지스터 게이트 전극 상부에 존재하게 되는 재증착한 박막트랜지스터 게이트 산화막을 제거하는 제3단계, 및 상기 제3단계 후에 다결정실리콘막을 증착하고 마스크 패턴 공정과 식각 공정을 행하여 상기 제1박막트랜지스터 게이트 전극을 연결하는 제2박막트랜지스터 게이트 전극을 형성한 후 상기 박막트랜지스터 게이트의 양 끝단의 박막트랜지스터 채널 일정부위에 이온 주입하여 박막트랜지스터 소오스와 드레인을 형성하는 제4단계를 구비하여 이루어지는 것을 특징으로 한다.In addition, the method of manufacturing a thin film transistor of the present invention comprises the first step of forming a first thin film transistor gate electrode having a columnar shape at regular intervals and depositing a thin film transistor gate oxide film and a polysilicon film for a thin film transistor channel on top of the entire structure, wherein After the first step, a second step of sequentially removing the thin film transistor gate oxide film and the polysilicon film for the thin film transistor channel, which are present on the first thin film transistor gate electrode, in a mask pattern process and an etching process. A third step of removing the re-deposited thin film transistor gate oxide film which is deposited on the first thin film transistor gate electrode by further depositing the thin film transistor gate oxide film and performing a mask pattern process and an etching process, and after the third step, the polycrystal Depositing a silicon film A second thin film transistor gate electrode which connects the first thin film transistor gate electrode by performing a high mask pattern process and an etching process, and ion implanted into a predetermined portion of the thin film transistor channel at both ends of the thin film transistor gate to form a thin film transistor source. And a fourth step of forming a drain.
이하, 첨부된 도면 제1도 내지 제3도를 참조하여 본 발명을 상세히 설명하면, 도면에서 1은 실리콘 산화막, 2A, 2B는 박막트랜지스터 게이트 전극, 3은 박막트랜지스터 게이트 산화막, 4는 박막트랜지스터 채널, 5A는 박막트랜지스터 소오스, 5B는 박막트랜지스터 드레인을 각각 나타낸다.Hereinafter, the present invention will be described in detail with reference to FIGS. 1 to 3, in which 1 is a silicon oxide film, 2A and 2B are thin film transistor gate electrodes, 3 is a thin film transistor gate oxide film, and 4 is a thin film transistor channel. 5A denotes a thin film transistor source, and 5B denotes a thin film transistor drain.
우선, 본 발명의 박막트랜지스터의 구성은 제1도 내지 제3도에 도시된 바와 같이 일정 간격으로 형성되는 수직한 사각기둥체 모양의 제1박막트랜지스터 게이트 전극(2A), 상기 제1박막트랜지스터 게이트 전극(2A)을 둘러쌓고 있되 내부에 얇은 박막트랜지스터 채널(4)을 포함하는 박막트랜지스터 게이트 산화막(3), 상기 일정간격으로 형성되어 있는 제1박막트랜지스터 게이트 전극(A)을 상부에서 연결하되 상기 박막트랜지스터 게이트 산화막(3)을 덮는 제2박막트랜지스터 게이트 전극(2B), 및 상기 얇은 박막트랜지스터 채널(4)의 양끝단에 형성되는 박막트랜지스터 소오스 및 드레인(5A, 5B)으로 구성된다. 이 때 상기 사각기둥체 모양은 원기둥체 또는 다른 형태로 이루어 질 수도 있다.First, the structure of the thin film transistor according to the present invention includes a vertical rectangular pillar-shaped first thin film transistor gate electrode 2A and a first thin film transistor gate formed at regular intervals as shown in FIGS. 1 to 3. A thin film transistor gate oxide film 3 including an electrode 2A surrounding the electrode 2A and having a thin film transistor channel 4 therein, and a first thin film transistor gate electrode A formed at the predetermined intervals from above are connected to each other. A second thin film transistor gate electrode 2B covering the thin film transistor gate oxide film 3, and thin film transistor sources and drains 5A and 5B formed at both ends of the thin film transistor channel 4. At this time, the square pillar shape may be made of a cylindrical body or another form.
그리고 상기 구성의 박막트랜지스터의 제조 공정은 다음과 같다.And the manufacturing process of the thin film transistor of the above configuration is as follows.
제1도의 평면도는 각각 박막트랜지스터 채널(4)을 포함하고 있는 박막트랜지스터 게이트 산화막(3)에 의해 분리되어 있는 수직한 제1박막트랜지스터 게이트 전극(2A) 상부에 이들을 연결하는 또다른 제2박막트랜지스터 게이트 전극(2B)으로 연결되고 상기 박막트랜지스터 채널(4) 양끝단에 박막트랜지스터 소오스(5A) 및 드레인(5B)이 형성된 평면도이다.The top view of FIG. 1 shows another second thin film transistor connecting them on top of the first vertical thin film transistor gate electrode 2A separated by the thin film transistor gate oxide film 3 each including the thin film transistor channel 4. It is a plan view connected to the gate electrode 2B and the thin film transistor source 5A and the drain 5B are formed at both ends of the thin film transistor channel 4.
상기 평면도를 절단선 A-A'를 따라 제2도를 참조로 상세히 설명하면, 제2a도는 실리콘 산화막(1) 상부에 다결정실리콘막을 증착하여 마스크 패턴 공정과 식각 공정을 행하여 일정 간격으로 사각기둥체 모양의 제1박막트랜지스터 게이트 전극(A)을 형성한 상태의 단면도이다.The plan view will be described in detail with reference to FIG. 2 along the cutting line A-A '. In FIG. 2a, a polycrystalline silicon film is deposited on the silicon oxide film 1 to perform a mask pattern process and an etching process to form a rectangular pillar at regular intervals. It is sectional drawing of the state which formed the 1st thin film transistor gate electrode A of the shape.
제2b도는 상기 제1박막트랜지스터 게이트 전극(2A)상부에 박막트랜지스터 게이트 산화막(3)을 형성하고 전체구조 상부에 박막트랜지스터 채널(4)용 다결정실리콘막을 증착한 상태의 단면도이다.FIG. 2B is a cross-sectional view of a thin film transistor gate oxide film 3 formed on the first thin film transistor gate electrode 2A and a polysilicon film for the thin film transistor channel 4 deposited on the entire structure.
제2c도는 마스크 패턴 공정과 식각공정으로 제1박막트랜지스터 게이트 전극(2A) 상부에 존재하는 박막트랜지스터 게이트 산화막(3)과 박막트랜지스터 채널(4)용 다결정실리콘막을 차례로 제거하여 박막트랜지스터 채널의 패턴을 형성한 상태의 단면도이다.FIG. 2C illustrates the thin film transistor channel pattern by sequentially removing the thin film transistor gate oxide film 3 and the polysilicon film for the thin film transistor channel 4 that are present on the first thin film transistor gate electrode 2A by a mask pattern process and an etching process. It is sectional drawing of the state formed.
제2d도는 각각 전체 구조 상부에 박막트랜지스터 게이트 산화막(3)을 또한번 증착하고 마스크 패턴 공정과 식각 공정을 행하여 상기 제1박막트랜지스터 게이트 전극(2A) 상부에 존재하게 되는 재증착한 박막트랜지스터 게이트 산화막(3)을 제거한 다음에 다결정실리콘막을 증착하고 마스크 패턴 공정과 식각 공정을 행하여 제2박막트랜지스터 게이트 전극(2B)을 소정의 크기로 형성한 후 상기 박막트랜지스터 게이트(2A, 2B)의 양 끝단의 박막트랜지스터 채널(4) 일정부분에 이온 주입을 함으로써 박막트랜지스터 소오스(5A)와 드레인(5B)을 형성시킨 상태의 단면도이다.FIG. 2D shows a redeposited thin film transistor gate oxide film which is deposited on the first thin film transistor gate electrode 2A by further depositing the thin film transistor gate oxide film 3 on the entire structure and performing a mask pattern process and an etching process. After removing (3), a polysilicon film is deposited, and a mask pattern process and an etching process are performed to form a second thin film transistor gate electrode 2B to a predetermined size, and then, at both ends of the thin film transistor gates 2A and 2B. A cross-sectional view of a state in which a thin film transistor source 5A and a drain 5B are formed by ion implantation into a portion of the thin film transistor channel 4 is performed.
또한 상기 제1도의 절단선 B-B'의 단면은 제3도에 도시되어 있는데 상기 제2도와 동일한 수직인 대칭형 사각 박막트랜지스터 게이트 전극(2A, 2B)으로 트랜지스터가 수성됨을 보여주고 있다.In addition, the cross section of the cut line B-B 'of FIG. 1 is shown in FIG. 3, which shows that the transistor is aqueous with the same symmetrical rectangular thin film transistor gate electrodes 2A and 2B.
그리고 이와 같은 수직의 채널을 갖는 박막트랜지스터의 동작 설명을 하면 다음과 같다. 게이트 전극에 전원이 인가되면 수직의 다결정 실리콘에 채널이 형성된다. 그로 인하여 소오스와 드레인간의 전류가 흐르게되면 박막트랜지스터가 온(on) 동작을 하게되며, 게이트 전극에 전원을 끊어주면 소오스와 드레인간에는 채널이 형성되지 않으므로 박막트랜지스터 오프(off) 동작을 하게 된다.The operation of the thin film transistor having the vertical channel as described above is as follows. When power is applied to the gate electrode, a channel is formed in the vertical polycrystalline silicon. Therefore, when the current flows between the source and the drain, the thin film transistor is turned on. When the power is cut off from the gate electrode, a channel is not formed between the source and the drain, so the thin film transistor is turned off.
상기 본 발명은 좁은 면적에서도 충분한 채널길이를 갖는 박막트랜지스터를 제조할 수 있고, 그로 인하여 박막트랜지스터 오프 동작시 누설 전류를 감소시킬 수 있으며, 박막트랜지스터 채널의 양면에 게이트 전극이 형성되므로 박막트랜지스터 온 동작시 구동전류를 증가시킬 수 있을 뿐만 아니라, 차세대 고집적이 SRAM 제조시 단위셀의 면적을 줄일 수 있고, 고해상도를 요구하는 LCD 제조시 박막트랜지스터가 차지하는 면적을 최소화할 수 있는 효과가 있다.The present invention can manufacture a thin film transistor having a sufficient channel length even in a small area, thereby reducing the leakage current during the thin film transistor off operation, the gate electrode is formed on both sides of the thin film transistor channel, the thin film transistor on operation In addition to increasing the driving current at the same time, it is possible to reduce the area of the unit cell when manufacturing the next-generation high-density SRAM, and to minimize the area occupied by the thin film transistor when manufacturing LCDs requiring high resolution.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019168A KR950011784B1 (en) | 1992-10-19 | 1992-10-19 | Thin film transistor and its making method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019168A KR950011784B1 (en) | 1992-10-19 | 1992-10-19 | Thin film transistor and its making method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940010308A KR940010308A (en) | 1994-05-26 |
| KR950011784B1 true KR950011784B1 (en) | 1995-10-10 |
Family
ID=19341353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920019168A KR950011784B1 (en) | 1992-10-19 | 1992-10-19 | Thin film transistor and its making method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950011784B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100292044B1 (en) * | 1997-05-23 | 2001-09-17 | 구본준, 론 위라하디락사 | Method for manufacturing liquid crystal display |
| KR100298431B1 (en) * | 1997-12-29 | 2001-08-07 | 김영환 | Thin film transistor and method for fabricating the same |
-
1992
- 1992-10-19 KR KR1019920019168A patent/KR950011784B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940010308A (en) | 1994-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563077A (en) | Method of fabricating a thin film transistor having vertical channel | |
| US5668391A (en) | Vertical thin film transistor | |
| US5670398A (en) | Method of manufacturing thin film transistor having a double channel | |
| US6620691B2 (en) | Semiconductor trench device with enhanced gate oxide integrity structure | |
| KR19980081122A (en) | Thin film transistor, manufacturing method thereof and liquid crystal display device using the same | |
| KR100298438B1 (en) | Thin film transistor and method for manufacturing the same | |
| US5552614A (en) | Self-aligned thin film transistor with sidewall spacers | |
| KR100257070B1 (en) | Thin film transistor and method fabricating the same | |
| US5607865A (en) | Structure and fabrication method for a thin film transistor | |
| JPH10150205A (en) | Structure of thin film transistor and its manufacture | |
| US5612546A (en) | Thin film transistor structure | |
| KR950011784B1 (en) | Thin film transistor and its making method | |
| KR100331845B1 (en) | Method for fabricating of thin film transistor | |
| KR100223886B1 (en) | A semiconductor device and method for producing the same | |
| KR100257072B1 (en) | Thin film transistor and method for fabrication the same | |
| KR100290899B1 (en) | Semiconductor device and method for fabricating the same | |
| KR950001164B1 (en) | Tft and manufacturing method thereof | |
| US5904515A (en) | Method for fabricating a thin film transistor with the source, drain and channel in a groove in a divided gate | |
| KR0142784B1 (en) | Thin film transistor and their manufacture | |
| KR950005487B1 (en) | Tft and its making method | |
| KR950005486B1 (en) | Tft and its making method | |
| KR950001163B1 (en) | Tft and manufacturing method thereof | |
| KR0172812B1 (en) | Structure of memory device | |
| KR100244789B1 (en) | Method for manufacturing semiconductor device | |
| KR0161737B1 (en) | Method for fabricating mosfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050922 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |