KR100269356B1

KR100269356B1 - 박막트랜지스터제조방법

Info

Publication number: KR100269356B1
Application number: KR1019930004985A
Authority: KR
Inventors: 채기성
Original assignee: 구본준; 엘지.필립스 엘시디주식회사; 론 위라하디락사
Priority date: 1993-03-29
Filing date: 1993-03-29
Publication date: 2000-10-16
Also published as: KR940022899A

Abstract

본 발명은 한개의 절연기판상에 동시에 픽셀부분과 드라이버 부분의 박막 트랜지스터를 제조하는 방법에 관한 것으로, 엑사이머 레이저를 사용하여 드라이버 부분의 활성층용 반도체층을 다결정 실리콘화하고, 픽셀 부분은 비정질실리콘으로 형성한다.

그리고, n⁺반도체층도 엑사이머 레이저로 처리되어 다결정 실리콘화하는데 이 n⁺반도체층의 두께 제약에 따라 식각 공정시 이층을 보호하기 위해 n⁺반도체층 상에 식각시 오버 에치로 인한 손상을 방지하기 위하여 보호용 금속층을 증착하여, 차후에 외부 전극 연결용 접촉홀을 형성하여 외부전극과 연결시킨다.

따라서, 식각 공정시 유발될 수 있는 n⁺반도체층의 손상을 방지할 수 있다.

Description

박막 트랜지스터 제조 방법

제1(a)도 내지 제1(e)도는 본 발명의 박막 트랜지스터 제조 공정단면도.

제2도는 제1도에 있어서 접촉창 형성을 나타낸 단면도.

제3(a)도 내지 제3(c) 및 제4(a)도 내지 제4(c)도는 각각 제1도의 오옴 접촉용 n⁺·p⁺반도체층 접합 형성방법을 나타낸 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 절연기판 2 : 게이트전극

3 : 제1절연막 4,4a,4b : 반도체층

5,5a,5b : 제2절연막 6,6a,6b : n⁺반도체층

7,7a-7d : 금속층 8 : 투명전극

9 : 제3절연막 10 : 게이트전극

11 : 제4절연막 12 : 콘택홀

13 : 금속층 14 : 실리사이드

15 : 절연막 16,16a,16b : p⁺반도체층

본 발명은 박막 트랜지스터 제조에 관한 것으로, 특히, 저온 공정을 통하여 다결정 TFT(Thin Film Transistor)와 비정질실리콘 TFT를 한 절연기판상에 동시에 제조하여 저온(<500℃) 공정용 유리기판위에 LCD의 드라이버(Driver)회로와 픽셀 어레이(Pixel Array)를 일체화시키기에 적당하도록 한 TFT 제조 방법에 관한 것이다.

종래의 TFT 제조 기술에 있어서, 저온(≤500℃) 공정용으로 저가의 유리기판을 사용하여 TFT-LCD를 형성하는 경우를 세가지 방법에 대해 설명하면 다음과 같다.

가) 유리기판(≤500℃)을 이용하여 저온 공정으로 픽셀(pixel) 스위치용 비정질 실리콘 TFT를 제작한 후, 두 LCD(Liquid Crystal Display)판넬 사이에 액정을 주입 봉합한 다음 외부 직접회로(IC)연결용 패드(pad)를 형성하고, 외부 IC를 탭(TAB) 본딩(Bonding) 또는 COG(Coating On Glass) 본딩 방식을 통하여 드라이버용 IC를 TFT 어레이에 접속하여 TFT-LCD 판넬을 완성한다.

나) 유리기판(≤500℃)에 드라이버 부분과 픽셀 부분을 동시에 제작함에 있어 활성층을 먼저 비정질실리콘으로 형성한 후, 이 부분을 엑사이머 레이저를 이용하여 다결정 실리콘화하여 픽셀 스위치용 TFT와 드라이버용 TFT등 판넬 전체를 다결정 실리콘 TFT로 형성한다.

이때, 다결정 실리콘 TFT를 사용하는 경우 별도의 외부 IC 연결 공정없이 판넬을 형성할 수 있다.

다) 고온(＞500℃) 공정이 가능한 석영기판을 이용하여, 석영기판위에 TFT-LCD용 어레이를 형성하는 방법으로 한 기판상에 드라이버용과 픽셀 스위치용 다결정 실리콘 TFT를 일체화시켜 제작한 후 상, 하부 판넬사이에 액정을 주입 봉합하여 TFT-LCD를 완성한다.

위의 세가지 제작방법에서 나) 다)의 경우는 외부회로와 연결용 본딩(Bonding)만을 제공하면 되므로 가)의 경우에 비하여 본딩 패드 숫자는 1/5000 정도로 되어 공정상 에러(error)발생을 극소화할 수 있다.

이와 같은 종래의 기술은 가)의 경우 드라이버 회로는 별도 외부 IC를 본딩해야 하므로, 이 공정과 관련하여 제조 단가가 상승하고, 수율 저하와 같은 문제가 있다. 나)의 경우는 공정중 엑사이머 레이저 처리에 의해 다결정화된 다결정 실리콘 TFT를 제작할 수 있으므로 드라이버용 TFT 배열과 픽셀용 TFT 배열을 동시에 유리기판에 일체화시킬 수 있는 장점이 있으나, 레이저 자체 특성에 의해 야기되는 전체 TFT 특성이 균일하지 못하므로 TFT-LCD 화상 불량을 초래하기 쉬운 문제점이 있다. 다)의 경우는 고가의 석영 기판을 사용하므로 제조 단가가 상승하는 문제점이 있다.

본 발명의 이와 같은 종래의 문제점을 해결하기 위해 제안된 것으로, 저온 공정용 유리기판상에 다결정 실리콘 TFT와 비정질실리콘 TFT를 동시에 제조하기 위한 TFT 제조 방법을 제공하는데 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

제1도는 절연기판상에 동시에 제작되는 드라이버 부분의 TFT와 픽셀(pixel) 부분의 TFT 제조 공정 단면도로서, 이로 부터 제조 공정을 설명하면 다음과 같다.

제1(a)도와 같이 절연기판(유리)(1)상에 게이트 전극용 금속을 형성한 후, 포토-에칭 공정으로 픽셀 부분 TFT(도면상의 우측)의 게이트 영역만을 남기고 제거하여 게이트 전극(2)을 형성한다.

그 다음, 노출된 전면에 제1절연막(SiO₂, Si₃N₄)(3) 및 활성층용 반도체층(비정질실리콘)(4)과 에치 스톱퍼용 제2절연막(SiO₂, SiNx)(5)을 차례로 형성하고 (b)와 같이 상기 제2절연막(5)과 반도체층(4)을 포토-에칭 공정으로 TFT 형성 영역을 패터닝하고, 상기 전표면에 n형 불순물이 고농도로 주입된 오옴 접촉용 반도체(또는 금속)을 형성한 후, 제2절연막(5)의 선택영역이 노출되도록 패터닝하여 n⁺반도체층(또는 금속 및 실리사이드)(6a~6d)을 형성한다.

그 다음, n⁺반도체층(6a~6d)을 엑사이머 레이저를 사용하여 다결정 실리콘화하고 (c)와 같이 전표면에 소오스/드레인 전극용 금속을 형성한 후, 이 금속을 포토-에칭 공정으로 n⁺반도체층(6a~6d) 위에만 남도롤 패터닝하여 n⁺반도체층(6a~6d)보호용(Cr, Mo, Ta, Mo-Ta, W, WSix, MoSix)금속층(7a~7d)을 형성하고 픽셀 부분 TFT 영역의 드레인측의 금속층(7d)의 일부분과 제1절연막(2) 상측의 선택 영역에 투명전극(예로서 ITO)(8)을 형성한다.

그 다음, 드라이버 부분 TFT 영역의 활성층을 반도체층(4a)을 엑사이머 레이저를 사용하여 댜결정화 시킨 후, 노출된 표면에 제3절연막(9)을 형성하고, 전표면에 드라이버 부분 TFT 게이트 형성용 금속을 형성하고, 드라이버 TFT 영역의 제2절연막(5a)의상측 제3절연막(9) 위의 선택영역에만 금속이 남도록 패터닝하여 게이트 전극(10)을 형성하고, 노출된 전표면에 제4절연막(11)을 형성한다.

그 다음, (E)와 같이 포토-에칭 공정으로 제3, 4절연막(9,11)의 선택 영역을 제거하여 드라이버 부분 TFT의 소오스/드레인 영역의 금속층(7a~7b)이 노출되고, 픽셀 부분 TFT의 소오스 영역의 금속층(7c)이 노출되도록 접촉홀을 형성한 후 노출된 전표면에 금속을 증착하고, 포토-에칭 공정으로 상측 금속전극(Cr, Mo, Ta, Mo-Ta, W)(13)을 형성한다.

그리고, 콘택홀을 채운 금속을 열처리하여 실리사이드(14)를 형성한다.

상기 공정으로 드라이버 부분 TFT는 다결정 실리콘 TFT로 형성되고 픽셀 부분은 비정질 실리콘 TFT로 형성된다.

제2도는 본 공정에서 접촉홀 형성방법을 설명하기 위한 단면도로서 활성층용 반도체층(4) 상측에 n⁺반도체층(6)이 형성되고, 그 상측에 금속층(7)이 형성되고, 상기 금속층(7) 상측에 제3절연막(9)과 제4절연막(11)이 형성되어 있는 상태에서 TFT의 소오스/드레인 전극을 상층에 형성시키기 위해 제3절연막(9)과 제4절연막(11)을 식각하여 접촉홀(12)을 형성한다.

이때, 오버 에치(Over Etch)로 인한 n⁺반도체층(6)의 손상을 방지하기 위해 n⁺반도체층(6) 위에 보호용 금속층(7)을 형성하여 공정시 발생될 수 있는 오버 에치를 방지한다.

일반적으로 상기 식각 공정은 공정의 제한요소에 따라, 실시가 용이치 않을 경우 절연막(9,11)과 n⁺반도체층(6)과의 식각 선택성이 20:1인 습식 식각을 실시한다.

이때에는 n⁺반도체층(6)상에 보호용 금속층(7)을 형성하지 않을 경우도 있다.

제3도 및 제4도는 본 발명의 다른 실시예를 설명하기 위한 공정 단면도로서, 먼저 제1실시예를 제3도로 부터 한 기판상에 p채널과 n채널을 동시에 형성하는 공정을 설명하면, (a)와 같이 절연기판(1)상에 고농도의 N형 불순물이 주입된 반도체를 형성하고 포토-에칭 공정으로 n채널영역에 소오스/드레인 전극 오믹(ohmic) 접촉용 n⁺반도체층(6a,6b) 패턴을 형성하고, (b)와 같이 노출된 전표면에 절연막(15)과, p형 불순물이 고농도로 도핑된 p⁺반도체층(16)을 차례로 형성하고, 포토-에칭 공정으로 n 채널 영역의 소오스/드레인 오옴 접촉용으로 패턴된 n⁺반도체층(6a,6b)의 상측 일정폭의 선택 영역과, p 채널 영역의 소오스/드레인 오옴 접촉용으로 선택된 영역이외의 p⁺반도체층(16)과 절연막(15)을 제거하여 패턴된 p⁺반도체층(16a,16b)를 형성하고 노출된 전표면에 활성층용 반도체를 증착하고, 다시 포토-에칭 공정을 수행하여, (C)와 같이 n채널영역의 소오스/드레인 오옴 접촉용 n⁺반도체층(6a,6b) 위와 p채널 소오스/드레인 오옴 접촉용 p⁺반도체층(16a,16b)의 상부 일부분에 걸치는 반도체층(4a,4b)을 형성한다.

제4도는 본 발명의 다른 제2실시예로서 절연기판(1)상에 활성층용 반도체(비정질 혹은 폴리실리콘)을 형성한 후, n채널과 p채널 영역에 활성층을 정의하기 위해 포토-에칭 공정을 수행하여 패턴된 반도체층(4a,4b)을 형성한 다음, n채널의 반도체층(4a)의 양측 소오스/드레인 영역에 패턴된 n⁺반도체층(6a,6b)을 형성한다.

그 다음(b)와 같이 n채널영역의 노출된 표면에만 절연막(17)을 형성한 후, p채널 영역의 반도체층(4b)의 양측 소오스/드레인 영역에 p⁺반도체층(16a,16b)을 형성한다.

그 다음, (c)와 같이 절연막(17)을 제거하여 n채널영역에 반도체층(4a)과 n⁺반도체층(6a,6b) 접합을 형성하고, p채널영역에 반도체층(4b)과 p⁺반도체층(16a,16b) 접합을 형성한다.

Claims

절연기판(1)상의 표면중 픽셀 영역에만 게이트(2)를 형성하는 공정,

노출된 전표면상에 제1절연막(3), 반도체층(4), 제2절연막(5)을 차례로 형성하는 공정,

상기 반도체층(4)을 패터닝하여 픽셀 영역에는 게이트(2) 상측에 게이트(2) 보다 넓은 폭을 갖는 활성층(4b)을 형성하고, 드라이버 영역에는 일선택 부위에 활성층(4a)을 형성하는 공정,

상기 패턴된 활성층(4a,4b) 상에 이들 보다 작은 폭을 갖는 채널 스톱층(5a,5b)을 각각 형성하기 위해 제2절연막(5)을 패터닝하는 공정,

n⁺반도체층(6)을 전표면에 걸쳐 형성하고, 이를 패터닝하여 활성층(4a,4b)과채널스톱층(5a,5b)의 양측면에 각각 소오스/드레인 영역(6a~6d)를 형성하는 공정,

소오스/드레인 영역(6a~6d)상에 각각 금속층(7a~7d)을 형성하는 공정,

픽셀 영역의 금속층(7d)에 걸쳐 투명전극(8)을 형성하는 공정,

전표면에 걸쳐 제3절연막(9)을 증착하고, 제3절연막(9)의 표면중 드라이버 영역의 채널 스톱층(5a) 상측에 게이트(10)를 형성하는 공정,

제4절연막(11)을 전표면상에 걸쳐 형성하고, 금속층(7a~7c)을 외부와 전기적으로 연결시키기 위해 제3, 4절연막(9,10)을 선택적으로 제거하여 금속층(7a~7c)상에 각각 접촉홀을 형성하는 공정,

각 접촉홀내에 금속을 채우기 위해 전표면에 걸쳐 금속층(13)을 형성하고, 불필요한 부분이 제거되도록 이것을 패터닝하는 공정을 구비함을 특징으로 하는 박막 트랜지스터 제조 방법.
제1항에 있어서, 금속층(7)은 Cr, Mo, Ta, Mo-Ta, W 등을 사용함을 특징으로 하는 박막 트랜지스터 제조 방법.
제1항에 있어서, 금속층(7)으로 MoSix 또는 WSix와 같은 실리사이드를 사용함을 특징으로 하는 박막 트랜지스터 제조 방법.
제1항에 있어서, 드라이버 부분 TFT를 다결정 실리콘으로 하고 픽셀 부분의 TFT를 비정질실리콘으로 제조함을 특징으로 하는 박막 트랜지스터 제조 방법.
제1항에 있어서, 접촉홀을 채운 금속층(13)은 Cr, Mo, Ta, Mo-Ta, W, WSix, MoSix 등을 사용함을 특징으로 하는 박막 트랜지스터 제조 방법.
제1항에 있어서, 드라이버 부분의 활성층(4a)은 엑사이머 레이저를 사용하여 다결정 실리콘화 함을 특징으로 하는 박막 트랜지스터 제조 방법.
제1항에 있어서, n⁺반도체층(6a,6b)은 엑사이머 레이저를 사용하여 다결정 실리콘화함을 특징으로 하는 박막 트랜지스터 제조 방법.