KR950010240Y1

KR950010240Y1 - Y.c분리감도를 증가시킨 콤필터(comb filter)회로

Info

Publication number: KR950010240Y1
Application number: KR2019900014668U
Authority: KR
Inventors: 김응조
Original assignee: 대우전자 주식회사; 김용원
Priority date: 1990-09-22
Filing date: 1990-09-22
Publication date: 1995-12-04
Also published as: KR920007307U

Abstract

내용 없음.

Description

Y.C분리감도를 증가시킨 콤필터(COMB FILTER)회로

제1도는 본 고안의 회로도이다.

제2도는 본 고안을 설명하기 위한 각부의 파형도이다.

* 도면의 주요부분에 대한 부호의 설명

INV : 인버터 OP1 : 차동증폭기

OP2,OP3 : 연산증폭기 R1-R12 : 저항

본 고안은 칼라수상기 화면의 노이즈 제거회로 즉 해상도 증가회로 관한 것으로, 특히 딜레이회로와 연산증폭기를 이용하여 Y(휘도)신호와 C(칼라)신호의 분리감도를 증가시키므로써 칼라수상기 화면의 선명도를 증가시키고자 한 Y.C분리 감도를 증가시킨 콤필터 회로에 관한 것이다.

일반적으로, 디엠퍼시스(Deemphasis)된 Y신호와 C신호가 그대로 출력될 경우에는, Y신호와 C신호가 중첩되어 3.5㎒ 분근에서 잡음 성분으로 칼라수상기 화면에 노이즈로 나타나기 때문에 디엠퍼시스된 Y신호와 C신호의 잡음을 제거하여 줄 필요가 있었다.

종래의 경우 상기와 같은 Y신호와 C신호의 중첩으로 인한 잡음을 제거하기 위하여, 디엠퍼시스된 Y신호와 C신호가 고역필터를 통하여 잡음성분만이 추출되며, 추출된 잡음성분이 리미터의 인버터를 통하여 진폭이 제한되고, 위상이 90˚반전된 후 디엠퍼시스된 Y신호와 C신호가 합성되므로써 잡음성분이 90°반전된 잡음에 의해 상쇄되도록 구성하였으나, 이는 외관상 잡음제거 비율이 높아질뿐 화상 상승부분의 잡음은 제거되지 않기 때문에 입력신호가 좋지 못할 때에는 화상윤곽부분의 잡음은 제거되지 못하여 3.5㎒ 부근에서는 Y신호가 C신호로 인식되어져 잡음이 여전히 남아있게 되는 문제점이 있었다.

이에 본 고안은 상기와 같은 문제점을 해소하기 위하여 안출한 것으로, 1H지연회로 및 차동증폭기와 연산증폭기를 사용하여 평상시의 Y신호 및 C신호의 잡음성분을 제거함은 물론, 입력신호가 좋지 않을 경우에 발생하는 화상의 윤곽부분의 잡음을 제거함과 동시에 Y신호와 C신호를 완전히 분리하여 3.58MHz 부근에서 발생되는 잡음을 분리하여 순수한 Y신호와 C신호를 추출하여 선명한 화면 즉 고해상도의 화면을 얻도록 함을 목적으로 한 것이다.

상기와 같은 목적을 달성하기 위한 본 고안의 구성을 첨부된 도면 제1도 및 제2도를 참고로 하여 설명하면 다음과 같다.

제1도는 본 고안의 회로도로써, 미도시된 증폭기로부터 디엠퍼시스된 입력신호(Y+C)가 저항(R2) 및 저항(R10)을 거쳐 차동증폭기(OP1)의 비반전단자(+)와 연산증폭기(OP3)의 반전단자(-)에 각각 연결됨과 동시에 딜레이회로(DELAY)에 인가되도록 연결하고, 상기 딜레이회로(DELAY)의 출력을 저항(R1)을 거쳐 차동증폭기(OP1)의 반전단자(-)에 인가되도록 함과 동시에 저항(R6)을 거쳐 연산증폭기(OP2)의 반전단자(-)에 인가되도록 연결하고, 상기 차동증폭기(OP1)의 비반전단자(+)에는 상기 저항(R2)과 일측접지된 저항(R4)을 공통연결함과 동시에 반전단자(-)와 상기 차동증폭기(OP1)의 출력단 사이에 저항(R3)을 연결하되 상기 차동증폭기(OP1)의 출력은 저항(R5)을 거쳐연산증폭기(OP2)의 반전단자(-)에 인가되도록 상기 저항(R6)과 공통 연결하고, 상기 연산증폭기(OP2)의 비반전단자(+)는 저항(R8)을 통해 접지함과 동시에 그의 반전단자(-)와 출력단 사이에 저항(R7)을 연결하되 상기 연산증폭기(OP2)의 출력이 인버터(INV) 및 저항(R9)을 거쳐 연산증폭기(OP3)에 연결하고, 상기 연산증폭기(OP3)의 비반전단자(+)는 저항(R12)을 통해 접지한 후 상기 연산증폭기(OP3)의 반전단자(-)와 출력단 사이에 저항(R11)을 연결하고, 상기 각 연산증폭기(OP2)(OP3) 의 출력단으로부터 Y신호 및 C신호를 얻음으로써 구성되어진다.

상기와 같이 구성된 본 고안을 제2도의 파형도를 참고로 하고 작용 및 효과에 의거하여 좀 더 상세히 설명하면 다음과 같다.

제2도의 파형(①)에서 보여지는 바와 같이 복합영상 신호는 C신호 및 Y신호와 동기신호로 구성되며, 3.58㎒의 C신호는 Y신호의 각레벨에 실려 전송이 된다. 이때 공교롭게도 파형(①)의 a와 같은 3.58㎒에 인접하는 주파수위 Y신호가 발생할 경우 상기 Y신호가 C신호로 인식되어지는 문제가 발생한다. 본 고안은 이와 같은 C신호로 잘못 인식되어진 Y신호를 제거하기 위한 것이다.

즉 미도시된 증폭기에 의해 디엠퍼시스된 신호(Y+C) 파형(①)이 인가되면 딜레이회로(DELAY)에 의해 1H 딜레이됨과 동시에 3.58㎒의 칼라신호 성분만이 분리되어 출력되는데 이때 분리되어 출력된 파형이 제2도의 파형(②)에서 보여진다.

상기 1H딜레이됨과 동시에 주파수 필터링된 C신호파형(②)은 차동증폭기(OP1)및 연산증폭기(OP2)의 반전단자(-)에 각각 입력되며, 그와 동시에 신호 입력단에는 그 다음 신호(Y+C)가 입력되는데 이때 입력되는 C신호는 방송신호 전송률에 따라 종전의 C신호와 180˚위상차를 갖게 된다. 즉, 이때 입력되는 신호(Y+C)의 파형은 파형(①)과 C신호의 위상만 반전되었을뿐 동일한 신호 파형을 이룬다.

상기 입력된 C신호만이 180˚위상이 반전된 신호(Y+C)는 차동증폭기(OP1)의 비반전단자(+)와 연산증폭기(OP3)의 반전단자(-)에 입력되며, 차동증폭기(OP1)에 입력된 각 신호는 차분증폭되어 출력되는데 이때 출력되는 신호는 파형(③)과 같다. 즉, 뒤이어 입력된 신호(Y+C)에 의해 3.58㎒의 Y신호가 제거된다.

상기 차동증폭기(OP1)을 통해 출력된 신호파형(③)은 저항(R5)를 통해 1H딜레이된 신호파형(②)와 합쳐져 연산증폭기(OP2)의 반전단자에 인가되어 '1/2(Y+2C)-C'로 연산증폭된 후 출력되는데, 이때 출력되는 신호파형은 파형(④)와 같은 순수한 Y신호만으로 분리되어 출력된다.

또한 상기 연산증폭기(OP2)로부터 출력된 신호(④)는 인버터(INV.)에 의해 반전된 후 저항(R9)를 거쳐, C신호만이 180˚반전된 신호(Y+C)와 합쳐져서 연산증폭기(OP3)의 반전단자에 인가되어 '(Y+C)-Y'로 연산된 후 증폭되어 출력되는데, 이때 출력되는 신호는 파형(⑤)에서 보여지는 바와같이 잘못인식될 신호(a)가 제거된 순수한 C신호만이 출력된다.

상기에서 설명한 바와같이 본 고안은 종래의 3.58㎒ 부근의 Y신호가 C신호로 잘못 인식되어져 잡음성분 즉 노이즈로 작용하여 칼라 수상기 화면의 영상에 영향을 주어 깨끗하고 선명한 화면의 제공하지 못했던 문제점을 해결하여 3.58㎒ 부근에서도 순수한 Y신호와 C신호를 얻을 수 있도록 하므로써 밝고 선명한 영상을 얻을수 있도록 하는 효과가 있다.

Claims

(정정) 증폭기로부터 디엠퍼시스된 입력신호(Y+C)가 저항(R2) 및 저항(R10)을 거쳐 차동증폭기(OP1)의 비반전단자(+)와 연산증폭기(OP3)의 반전단자(-)에 각각 연결됨과 동시에 딜레이회로(DELAY)에 인가되도록 연결하고, 상기 딜레이회로(DELAY)의 출력을 저항(R1)을 거쳐 차동증폭기(OP1)의 반전단자(-)에 인가되도록 함과 동시에 저항(R6)을 거쳐 연산증폭기(OP2)의 반전단자(-)에 인가되도록 연결하고, 상기 차동증폭기(OP1)의 비반전단자(+)에는 상기 저항(R2)과 일측접지된 저항(R4)을 공통연결함과 동시에 반전단자(-)와 상기 차동증폭기(OP1)의 출력된 사이에 저항(R3)을 연결하되 상기 차동증폭기(OP1)의 출력은 저항(R5)을 거쳐 연산증폭기(OP2)의 반전단자(-)에 인가되도록 상기 저항(R6)과 공통 연결하고, 상기 연산증폭기(OP2)의 비반전단자(+)는 저항(R8)을 통해 접지함과 동시에 그의 반전단자(-)와 출력단 사이에 저항(R7)을 연결하되 상기 연산증폭기(OP2)의 출력이 인버터(INV) 및 저항(R₉)을 거쳐 연산증폭기(OP3)에 연결하고, 상기 연산증폭기(OP3)의 비반전단자(+)는 저항(R12)을 통해 접지한 후 상기 연산증폭기(OP3)의 반전단자(-)와 출력단 사이에 저항(R11)을 연결하고, 상기 각 연산증폭기(OP2)(OP3)의 출력단으로 부터 Y신호 및 C신호를 얻음으로써 구성되는 Y.C분리감도를 증가시킨 콤필터 회로.