KR950007152A - 반도체장치의 얕은 접합 형성방법 - Google Patents
반도체장치의 얕은 접합 형성방법 Download PDFInfo
- Publication number
- KR950007152A KR950007152A KR1019930015909A KR930015909A KR950007152A KR 950007152 A KR950007152 A KR 950007152A KR 1019930015909 A KR1019930015909 A KR 1019930015909A KR 930015909 A KR930015909 A KR 930015909A KR 950007152 A KR950007152 A KR 950007152A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- junction
- shallow junction
- semiconductor devices
- formation method
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 4
- 238000000034 method Methods 0.000 title abstract description 3
- 230000015572 biosynthetic process Effects 0.000 title 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 2
- 239000012535 impurity Substances 0.000 claims abstract 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract 2
- 239000010703 silicon Substances 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 238000007796 conventional method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
반도체장치의 얕은 접합 형성방법이 개시되어 있다.본 발명은, 실리콘기판 상에 산화막을 형성하는 단계; 상기 산화막 상에 절연막을 형성하는 단계; 및 결과물 전면에 불순물을 이온주입하여 접합을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법을 제공한다. 따라서, 트랜지스터의 동작 특성, 접합 누설전류 및 접합면저항의 전기적 특성을 향상시키는 고신뢰성의 얕게 접합을 구현할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제3도는 종래 방법에 의한 반도체장치의 제조방법을 설명하기 위한 단면도들,
제4도 내지 제7도는 본 발명에 의한 반도체장치의 얕은 접합 형성방법을 설명하기 위한 단면도들,
제8도 (가)-(나)는 종래방법과 본 발명에 의해 각각 제조된 PMOS 트랜지스터의 전기적 특성을 나타내는 그래프들,
제9도 (가)-(나)는 종래방법과 본 발명에 의해 각각 제조된 접합 누설전류 특성을 나타내는 그래프들.
Claims (1)
- 실리콘기판 상에 산화막을 형성하는 단계; 상기 산화막 상에 절연막을 형성하는 단계; 및 결과물 전면에 불순물을 이온주입하여 접합을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930015909A KR970005147B1 (ko) | 1993-08-17 | 1993-08-17 | 반도체 장치의 얕은 접합 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930015909A KR970005147B1 (ko) | 1993-08-17 | 1993-08-17 | 반도체 장치의 얕은 접합 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007152A true KR950007152A (ko) | 1995-03-21 |
| KR970005147B1 KR970005147B1 (ko) | 1997-04-12 |
Family
ID=19361395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930015909A KR970005147B1 (ko) | 1993-08-17 | 1993-08-17 | 반도체 장치의 얕은 접합 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970005147B1 (ko) |
-
1993
- 1993-08-17 KR KR1019930015909A patent/KR970005147B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970005147B1 (ko) | 1997-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW335513B (en) | Semiconductor component for high voltage | |
| KR950007022A (ko) | 개선된 소오스-하이 성능을 갖는 실리콘 절연체의 트랜지스터 | |
| KR20040102052A (ko) | 다중-두께 매립 산화물층 위에 형성된 반도체 디바이스 및그 제조 방법 | |
| KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
| KR920005280A (ko) | Mos형 반도체장치 | |
| KR20000053384A (ko) | 에스오아이 전계효과트랜지스터 및 이의 제조 공정과에스오아이 회로망 | |
| KR950007152A (ko) | 반도체장치의 얕은 접합 형성방법 | |
| KR960042931A (ko) | Soi 구조를 갖는 반도체장치의 제조방법 | |
| KR970054438A (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법 | |
| KR960039273A (ko) | 반도체 소자의 제조방법 | |
| US6258722B1 (en) | Method of manufacturing CMOS device | |
| KR970054469A (ko) | 이중(double) 게이트를 갖는 소이 트랜지스터 | |
| KR960009228A (ko) | 실리콘 온 인슐레이터(soi) 트랜지스터 및 그 제조방법 | |
| KR960026448A (ko) | 트랜지스터 제조 방법 | |
| KR980006252A (ko) | 반도체 장치 제조방법 | |
| KR920007146A (ko) | 고전압 트랜지스터 | |
| KR970018713A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR960002471A (ko) | 실리콘-온-인슐레이터(soi) 소자의 제조방법 및 그 구조 | |
| KR970024156A (ko) | 셀영역과 주변회로 영역 사이의 단차 개선방법 | |
| KR960012470A (ko) | 실리콘 온 인슐레이터(soi) 기판을 이용한 반도체장치 및 백-게이트 바이어스 인가방법 | |
| KR960002746A (ko) | 쎅포스(sepox)법에 의해 소자분리된 반도체 장치 및 그 제조방법 | |
| KR960019707A (ko) | 초고집적 혼합형 반도체 장치의 제조방법 | |
| KR960026121A (ko) | 반도체 소자 제조방법 | |
| KR970053030A (ko) | 전계효과트랜지스터 제조 방법 | |
| KR950021111A (ko) | 반도체 소자의 소오스 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |