KR950005407Y1 - Osd character circuit - Google Patents

Osd character circuit Download PDF

Info

Publication number
KR950005407Y1
KR950005407Y1 KR92003042U KR920003042U KR950005407Y1 KR 950005407 Y1 KR950005407 Y1 KR 950005407Y1 KR 92003042 U KR92003042 U KR 92003042U KR 920003042 U KR920003042 U KR 920003042U KR 950005407 Y1 KR950005407 Y1 KR 950005407Y1
Authority
KR
South Korea
Prior art keywords
signal
transistor
resistor
osd
output signal
Prior art date
Application number
KR92003042U
Other languages
Korean (ko)
Other versions
KR930020573U (en
Inventor
양동담
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR92003042U priority Critical patent/KR950005407Y1/en
Publication of KR930020573U publication Critical patent/KR930020573U/en
Application granted granted Critical
Publication of KR950005407Y1 publication Critical patent/KR950005407Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/148—Video amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Studio Circuits (AREA)

Abstract

내용 없음.No content.

Description

OSD 문자 강조 회로OSD character highlight circuit

제 1 도는 종래의 OSD 문자 출력 회로도.1 is a conventional OSD character output circuit diagram.

제 2 도는 이 고안에 따른 OSD 문자 강조 회로도.2 is a OSD characterization circuit diagram according to the present invention.

제 3 도는 제 2 도 각부의 파형도.3 is a waveform diagram of each part of FIG.

제 4 도는 제 2 도 출력 파형도이다.4 is a second diagram of output waveforms.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 문자 발생기 10, 20 : 제 1, 제 2 딜레이부1: Character generator 10, 20: 1st, 2nd delay part

30 : 분주기 40 : OSD 문자신호 레벨 변환부30: divider 40: OSD character signal level converting unit

41 : 증폭부 ADD1 : 가산기41: amplification unit ADD1: adder

SUB1 : 감산기 SW1 : 스위치SUB1: Subtractor SW1: Switch

Vi : 비데오신호 입력단 TR41, TR42 : 트랜지스터Vi: Video signal input TR41, TR42: Transistor

R1, R2, R41∼R45 : 저항 C41, C42 : 콘덴서R1, R2, R41 to R45: resistors C41, C42: capacitors

이 고안은 온 스크린 디스플레이(On Screen Display : 이하, "OSD"라함) 기능이 갖추어진 비데오 카메라, 캠코더 등의 영상 기기에 관한 것으로서, 더욱 상세하게는 촬상화면의 휘도에 따라 OSD 문자 레벨이 변화되게 하여 언제나 선명한 OSD 문자가 디스플레이 되게 하는 OSD 문자 강조 회로에 관한 것이다.The present invention relates to a video device such as a video camera and a camcorder equipped with an On Screen Display function (hereinafter, referred to as "OSD"), and more specifically, to change the OSD character level according to the brightness of the captured screen. OSD text enhancement circuitry to ensure clear OSD text is always displayed.

일반적으로 캠코더나 비데오 카메라 등의 OSD 문자 디스플레이 기능은 촬영 화면의 휘도에 관계없이 일정한 레벨의 OSD 문자가 출력되도록 되어 있다.In general, the OSD character display function of a camcorder or a video camera is to output a certain level of OSD character regardless of the brightness of the screen.

즉, 종래의 OSD 문자 출력 회로를 나타낸 제 1 도에서 보듯이 문자발생기(1)에서 출력된 OSD 문자 신호가 "로우"레벨일 때는 스위치(SW1)가 ⓐ 쪽으로 스위칭되어 비데오신호를 출력하고 OSD 문자 신호가 "하이"레벨일 때에는 스위치(SW1)가 ⓑ 쪽으로 스위칭되어 B+전원과 접지 사이에 직렬 연결된 저항(R1) 및 저항(R2)의 공통점으로부터 DC 전원의 셋팅된 값을 출력하게 되므로 출력단(Out)의 출력 파형과 같은 신호를 출력한다.That is, as shown in FIG. 1 of the conventional OSD character output circuit, when the OSD character signal output from the character generator 1 is at the "low" level, the switch SW1 is switched toward ⓐ to output a video signal and display the OSD character. When the signal is at the "high" level, the switch SW1 is switched toward ⓑ to output the set value of the DC power supply from the common point of the resistors R1 and R2 connected in series between the B + power supply and the ground. Outputs the same signal as the output waveform of Out).

따라서, 신호의 크기에 관계없이 항상 일정한 레벨의 OSD 문자 신호를 출력하게 되므로 야간 촬영시와 같이 휘도가 낮을 때에는 비데오신호에 비해 지나치게 밝게 나타나고 휘도가 높을 경우에는 비데오신호 레벨보다 낮거나 같아지므로 눈의 피로를 가중시키거나 OSD 문자의 식별이 어렵게 되는 문제점이 있었다.Therefore, the OSD text signal is always output at a constant level regardless of the size of the signal. Therefore, when the brightness is low, such as when shooting at night, it appears too bright compared to the video signal, and when the brightness is high, it is lower than or equal to the video signal level. There was a problem of increasing fatigue or difficulty in identifying OSD characters.

이 고안은 이러한 문제점을 해결하기 위한 것으로, 이 고안의 목적은 촬상화면의 휘도 레벨에 비해 OSD 문자를 언제나 20IRE(Institute of Ratio Engineers) 정도 높게 유지하고 OSD 문자의 윤곽 부분을 낮추어 줌으로써 언제나 선명한 OSD 문자가 디스플레이 되도록 한 OSD 문자 강조 회로를 제공하는데 있다.This invention is designed to solve this problem. The purpose of this invention is to keep the OSD text at 20IRE (Institute of Ratio Engineers) at all times higher than the brightness level of the image and lower the outline of the OSD text. It is to provide an OSD character highlighting circuit which allows the display to be displayed.

이러한 목적을 달성하기 위한 이 고안은 문자발생기로부터 OSD 문자 신호를 입력받아 소정 시간 지연시키기 위한 직렬 연결된 제 1, 및 제 2 딜레이부와, 상기 제 2 딜레이부의 출력신호와 상기 문자발생기로부터의 OSD 문자 신호를 가산하는 가산기와, 상기 가산기의 출력 신호를 입력받아 신호 레벨 변환하는 신호 레벨 변환부와, 상기 제 1 딜레이부(10)의 출력 신호로부터 신호 레벨 변환부의 출력 신호를 감산하는 감산기와, 비데오신호 레벨에 따라 상기 감산기의 출력신호 레벨을 변환시켜 상기 비데오신호와 상기 감산기의 출력신호를 합성하는 신호합성부를 구비한 것을 특징으로 한다.In order to achieve the above object, the present invention provides a serially connected first and second delay unit for delaying a predetermined time by receiving an OSD character signal from a character generator, an output signal of the second delay unit, and an OSD character from the character generator. An adder for adding a signal, a signal level converter for receiving a signal level conversion of the output signal of the adder, a subtractor for subtracting an output signal of the signal level converter from an output signal of the first delay unit 10, and a video. And a signal synthesizing unit for converting the output signal level of the subtractor according to the signal level to synthesize the video signal and the output signal of the subtractor.

이하, 이 고안의 바람직한 일실시예를 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제 2 도는 이 고안에 따른 OSD 문자 강조 회로의 구성을 설명하기 위한 도면으로, 문자발생기(1), 제 1, 제 2 딜레이부(20)(30), 가산기(ADD1), 신호 레벨 변환부(30), 감산기(SUB1), 및 신호합성부(40)로 구성되어 있다.2 is a view for explaining the configuration of the OSD character emphasis circuit according to the present invention, the character generator (1), the first, second delay unit 20 (30), the adder (ADD1), the signal level converter ( 30), and a subtractor SUB1 and a signal synthesizing unit 40.

제 1, 제 2 딜레이부(10)(20)는 문자발생기(1)로부터 입력되는 OSD 문자 신호를 일정 시간 딜레이시키며, 가산기(ADD1)는 문자발생기(1) 및 제 2 딜레이부(20)의 출력 신호를 가산하며, 신호 레벨 변환부(30)는 가산기(ADD1)의 출력 신호를 소정 신호레벨(특히, 1/2)로 변환하며, 감산기(SUB1)는 제 1 딜레이부(10) 및 신호레벨 변환부(30)의 출력신호들을 각각 입력받아 제 1 딜레이부(10)의 출력 신호로부터 신호 레벨변환부(30)의 출력 신호를 감산하며, 신호합성부(40)는 비데오 신호입력단(Vi)으로부터 입력되는 비데오신호 레벨에 따라 감산기(SUB1)로부터의 OSD 문자 신호 레벨을 변화시켜 OSD 문자 신호를 강조한다. 이때, 신호합성부(40)는 감산기(SUB1)로부터의 OSD 문자 신호를 버퍼 시키는 버퍼용 트랜지스터(TR41)와, 상기 트랜지스터(TR41) 및 비데오 신호 입력단(Vi)에 연결되어 입력되는 비데오신호의 DC 성분을 차단하는 콘덴서(C41)와, 콘덴서(C41) 및 저항(R42)의 공통점과 연결되어 트랜지스터(TR41) 및 콘덴서(C41)를 통하여 합성된 OSD 문자 신호 및 비데오신호를 증폭하는 증폭부(41)로 구성된다. 또한, 증폭부(41)는 상기 콘덴서(C41) 및 저항(R42)의 공통점에 에미터측이 연결되고 저항(R43)을 통하여 B+전원에 콜렉터측이 연결되고 B+전원과 접지사이에 직렬 연결되는 전압 분배용 저항(R44)∼(R45)의 공통점에 베이스측이 연결되는 증폭용 트랜지스터(TR42)로 구성되며, 미설명 부호인 C42는 콘덴서이며, 시정수 조정용이다.The first and second delay units 10 and 20 delay the OSD text signal input from the character generator 1 for a predetermined time, and the adder ADD1 is used to generate the character generator 1 and the second delay unit 20. The output signal is added, and the signal level converter 30 converts the output signal of the adder ADD1 to a predetermined signal level (particularly, 1/2), and the subtractor SUB1 converts the first delay unit 10 and the signal. The output signal of the signal level converter 30 is subtracted from the output signal of the first delay unit 10 by receiving the output signals of the level converter 30, respectively, and the signal synthesizer 40 is a video signal input terminal Vi. The OSD text signal level from the subtractor SUB1 is changed in accordance with the video signal level inputted from the subfield. At this time, the signal synthesis unit 40 is a buffer transistor (TR41) for buffering the OSD text signal from the subtractor (SUB1), and the DC of the video signal input connected to the transistor (TR41) and the video signal input terminal (Vi) Amplifier 41 for amplifying the OSD text signal and the video signal synthesized through the transistor TR41 and the capacitor C41 by being connected to a capacitor C41 for blocking components and a common point between the capacitor C41 and the resistor R42. It is composed of In addition, the amplifier section 41 is connected in series between said capacitor (C41) and a resistor is the emitter teocheuk connected to a common (R42) and through a resistor (R43) and the collector side is connected to the B + power supply B + supply and ground Amplifying transistor TR42 whose base side is connected to the common point of the voltage distribution resistors R44 to R45 to be used. C42, which is not described, is a capacitor and is for time constant adjustment.

상기와 같이 구성된 이 고안은 제 3 도의 ①에 도시한 문자발생기(1)로부터 입력되는 OSD 문자 신호를 제 1, 제 2 딜레이부(10), (20)을 통하여 제 3 도 ② 및 ③와 같이 각각 (t1-t0)(=t4-t3) 및 (t2-t1)(=t5-t4) 만큼 딜레이시킨다.This design constituted as described above allows the OSD text signal inputted from the character generator 1 shown in ① of FIG. 3 through the first, second delay units 10, 20 as shown in FIGS. Delay by (t 1 -t 0 ) (= t 4 -t 3 ) and (t 2 -t 1 ) (= t 5 -t 4 ), respectively.

이때, OSD 문자 신호의 딜레이 정도는 회로 소자의 값에 따라 좌우되며 셋트 조립시 회로 소자의 값에 따라 딜레이 시간이 결정된다.In this case, the delay degree of the OSD text signal depends on the value of the circuit element, and the delay time is determined according to the value of the circuit element when the set is assembled.

상기 딜레이된 OSD 문자 신호는 가산기(ADD1)에서 문자발생기(1)로부터의 OSD 문자 신호와 가산된 후 신호 레벨변환부(30)로 입력되어 제 3 도의 ④와 같이 신호레벨이 1/2로 줄어든다(즉, 제 3 도의 (①+③)/2).The delayed OSD text signal is added to the OSD text signal from the text generator 1 in the adder ADD1 and then input to the signal level converter 30 to reduce the signal level to 1/2 as shown in FIG. (That is, (① + ③) / 2 in FIG. 3).

상기 신호레벨이 1/2 줄어든 OSD 문자 신호는 감산기(SUB1)에 입력되어 제 1 딜레이부(10)를 통한 OSD 문자 신호에 감산된 후(즉, 제 3 도의 ②-④) 제 3 도 ⑤와 같은 파형으로 트랜지스터(TR41)의 베이스측에 공급된다.The OSD text signal having the signal level reduced by 1/2 is input to the subtractor SUB1 and subtracted to the OSD text signal through the first delay unit 10 (ie, ②-④ in FIG. 3). The same waveform is supplied to the base side of the transistor TR41.

이에 따라 상기 OSD 문자 신호는 트랜지스터(TR41)의 에미터측의 저항(R42)을 통해 노드 ⑦에 인가되며 한편, 입력되는 비데오신호는 콘덴서(C41)를 통하면서 DC 성분이 제거되어 노드 ⑦에 인가된다. 이때, 저항(R41)의 양단의 신호 레벨은 OSD 문자 신호 레벨과 함께 입력되는 비데오신호의 신호 레벨에 따라 변환된다. 그러므로, 노드 ⑦은 제 4 도에 도시한 바와 같이 입력되는 비데오신호와 OSD 문자 신호가 합성된 신호가 나타나며, 이때 OSD 문자 신호 레벨은 입력되는 비데오신호 레벨을 따르므로, 지나친 휘도 차이를 줄일 수 있으며 OSD 문자 신호의 윤곽 부분의 레벨이 낮아지므로 선명한 OSD 문자 신호가 출력된다.Accordingly, the OSD text signal is applied to the node ⑦ through the resistor R42 on the emitter side of the transistor TR41, while the input video signal is applied to the node ⑦ by removing the DC component through the capacitor C41. . At this time, the signal level at both ends of the resistor R41 is converted according to the signal level of the video signal input together with the OSD character signal level. Therefore, as shown in FIG. 4, node ⑦ shows a signal obtained by combining the input video signal and the OSD text signal. At this time, the OSD text signal level follows the input video signal level, thereby reducing an excessive luminance difference. Since the level of the contour portion of the OSD text signal is lowered, a clear OSD text signal is output.

상기와 같이 이 고안은 OSD 문자 신호를 제 1, 제 2 딜레이부(10), (20)에서 딜레이시킨 후 가산기(ADD1) 및 신호 레벨 변환부(30)에서 가산 및 신호레벨 변환시킨 후 감산기(SUB1)에서 상기 제 1 딜레이부(10)를 통한 OSD 문자 신호를 감산한 후 신호합성부(40)에 인가하여 비데오신호 레벨을 따라 OSD 문자 신호 레벨을 변환 및 합성함으로써 주변 화면에 대비해 OSD 문자 신호가 선명하게 강조되어 출력된다.As described above, the present invention delays the OSD text signal in the first and second delay units 10 and 20, and then adds and converts the signal level in the adder ADD1 and the signal level converter 30, and then subtracts the signal. SUB1) subtracts the OSD text signal through the first delay unit 10 and applies it to the signal synthesizer 40 to convert and synthesize the OSD text signal level according to the video signal level to prepare for the OSD screen. Is clearly highlighted.

이상에서 살펴본 바와 같이 이 고안은 비데오신호 레벨의 변화에 따라 OSD 문자 신호의 레벨이 변하게 하고 또한, OSD 문자 신호 주변의 레벨은 낮아지게 함으로써, 촬상화면에 OSD 문자가 선명하게 디스플레이 되도록함으로써 OSD 문자의 식별이 잘되게 하며, 또한, OSD 문자가 지나치게 밝게 되는 현상도 나타나지 않게 되므로 눈의 피로를 덜어줄 수 있는 효과가 있다.As described above, the present invention changes the level of the OSD text signal according to the change of the video signal level, and lowers the level around the OSD text signal, so that the OSD text is clearly displayed on the captured image. Also, it is easy to identify and the OSD text is not too bright, so the eye fatigue can be reduced.

Claims (3)

문자발생기로부터 OSD 문자 신호를 입력받아 소정 기간 지연시키기 위한 직렬 연결된 제 1, 및 제 2 딜레이부 ; 상기 제 2 딜레이부의 출력신호와 상기 문자발생기로부터의 OSD 문자 신호를 가산하는 가산기 ; 상기 가산기의 출력 신호를 입력받아 신호 레벨 변환하는 신호 레벨 변환부 ; 상기 제 1 딜레이부의 출력 신호로부터 신호 레벨 변환부의 출력 신호를 감산하는 감산기 ; 비데오신호 레벨에 따라 상기 감산기의 출력신호 레벨을 변환시켜 상기 비데오신호와 상기 감산기의 출력신호를 합성하는 신호합성부를 구비한 것을 특징으로 하는 OSD 문자 강조 회로.First and second delay units connected in series for receiving an OSD text signal from the character generator and delaying the predetermined period of time; An adder for adding the output signal of the second delay unit and the OSD text signal from the text generator; A signal level converting unit receiving a signal output from the adder and converting the signal level; A subtractor which subtracts the output signal of the signal level converter from the output signal of the first delay unit; And a signal synthesizer for converting the output signal level of the subtractor according to the video signal level to synthesize the video signal and the output signal of the subtractor. 제 1 항에 있어서, 상기 신호합성부는 상기 감산기의 출력신호를 버퍼링하기 위하여 상기 감산기의 출력신호가 인가되는 베이스와, 전원과 연결되는 콜렉터를 갖는 제 1 트랜지스터 ; 상기 제 1 트랜지스터의 에미터와 접지 사이에 연결되는 제 1 저항 ; 상기 제 1 트랜지스터의 에미터와 상기 제 1 저항의 공통점과 일측이 연결되는 제 2 저항 ; 비데오신호를 입력받아 DC 성분을 차단하기 위한 상기 제 2 저항의 다른 일측과 연결되는 제 1 콘덴서 ; 및 상기 제 2 저항 및 제 1 콘덴서의 공통점과 연결되어 신호 증폭하기 위한 증폭수단을 구비한 것을 특징으로 하는 OSD 문자 강조 회로.2. The apparatus of claim 1, wherein the signal synthesizing unit comprises: a first transistor having a base to which an output signal of the subtracter is applied and a collector connected to a power source to buffer the output signal of the subtractor; A first resistor coupled between the emitter of the first transistor and ground; A second resistor having one side connected to a common point of the emitter of the first transistor and the first resistor; A first capacitor connected to the other side of the second resistor for receiving a video signal and cutting off a DC component; And amplifying means connected to a common point of the second resistor and the first capacitor to amplify the signal. 제 2 항에 있어서, 상기 증폭수단은 상기 제 2 저항과 상기 제 1 콘덴서의 공통점과 연결되는 에미터를 갖는 증폭용 제 2 트랜지스터 ; 상기 제 2 트랜지스터의 콜렉터와 상기 전원 사이에 연결되는 제 3 저항 ; 상기 전원과 접지 사이에 직렬 연결되고 공통점이 상기 제 2 트랜지스터의 베이스와 연결되는 제 4 및 제 5 저항 ; 및 상기 제 4 및 제 5 저항의 공통점과 접지 사이에 연결되는 제 2 콘덴서를 구비한 것을 특징으로 하는 OSD 문자 강조 회로.3. The amplifier of claim 2, wherein the amplifying means comprises: an amplifying second transistor having an emitter connected to a common point of the second resistor and the first capacitor; A third resistor coupled between the collector of the second transistor and the power source; Fourth and fifth resistors connected in series between the power supply and ground and having a common point connected to a base of the second transistor; And a second capacitor connected between the common point of the fourth and fifth resistors and the ground.
KR92003042U 1992-02-28 1992-02-28 Osd character circuit KR950005407Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92003042U KR950005407Y1 (en) 1992-02-28 1992-02-28 Osd character circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92003042U KR950005407Y1 (en) 1992-02-28 1992-02-28 Osd character circuit

Publications (2)

Publication Number Publication Date
KR930020573U KR930020573U (en) 1993-09-24
KR950005407Y1 true KR950005407Y1 (en) 1995-07-08

Family

ID=19329554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92003042U KR950005407Y1 (en) 1992-02-28 1992-02-28 Osd character circuit

Country Status (1)

Country Link
KR (1) KR950005407Y1 (en)

Also Published As

Publication number Publication date
KR930020573U (en) 1993-09-24

Similar Documents

Publication Publication Date Title
JP2582307B2 (en) Clamp circuit used with digital-to-analog converter
US5339114A (en) Television receiver with luminance signal clamped offset and re-clamped prior to contrast control for preventing black level changes with contrast control changes when displaying luminance signals having elevated black level
US5801555A (en) Correlative double sampling (CDS) device
KR950005407Y1 (en) Osd character circuit
US5018012A (en) Video signal stretcher
CA2047371C (en) Black level compensation circuit
EP0651565B1 (en) Circuit for compensating the drift of the level of the direct current of a video signal
JPH10145642A (en) Contour correction circuit
KR920008257Y1 (en) Sensitiveness improvement circuit
US5546136A (en) Information processing unit for modifying gain in a frequency band of a video signal
US4503464A (en) Gamma correction circuit for television
KR960003506B1 (en) Black burst signal generating circuit
US5771029A (en) Side pincushion control apparatus
KR100214628B1 (en) Dc level shift circuit
KR950004651Y1 (en) Circuit for limiting white color peak level dynamically
KR0127536B1 (en) Screen signal amplifier having the function of amplitude limit
GB2194716A (en) Vertical deflection circuit with service mode operation
KR910002841Y1 (en) Luminance signal level translating circuit for tv set/monitor
KR930003968B1 (en) Outline compensation circuit of picture signal
US6031476A (en) Digital to analog converter with current supply for suppressing current during a synchronization signal
KR940000649Y1 (en) Screen improvement circuit of cathode-ray tube
JP2755004B2 (en) Gradation correction circuit
JPH04229775A (en) Television receiver
JPH06197241A (en) Gamma correcting circuit and contour correcting device
KR930011742A (en) TV's Automatic White Balance Compensation Circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee