KR950002208B1 - 레이저다이오드 및 그 제조방법 - Google Patents
레이저다이오드 및 그 제조방법 Download PDFInfo
- Publication number
- KR950002208B1 KR950002208B1 KR1019910014024A KR910014024A KR950002208B1 KR 950002208 B1 KR950002208 B1 KR 950002208B1 KR 1019910014024 A KR1019910014024 A KR 1019910014024A KR 910014024 A KR910014024 A KR 910014024A KR 950002208 B1 KR950002208 B1 KR 950002208B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor substrate
- compound semiconductor
- conductivity type
- laser diode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 레이저다이오드의 단면도.
제 2 도는 이 발명에 따른 레이저다이오드의 평면도.
제 3 도는 상기 제 2 도를 A-A'선으로 자른 단면도.
제 4a~c도는 제 3 도의 제조공정도이다.
이 발명은 레이저다이오드 및 그 제조방법에 관한 것으로, 특히 2개의 V-채널에서 발생되는 광을 합성하여 출력을 향상시킬 수 있는 레이저다이오드 및 그 제조방법에 관한 것이다.
레이저다이오드(LASER Diode : 이하, LD라 칭함)는 반도체의 PN 접합부근에서 주입되는 전자와 정공의 재결합에 의해 빛을 방출하는 것으로 반도체레이저라고도 한다.
일반적인 표시소자로 이용되는 발광다이오드(LED)는 발생되는 빛을 자연방출하는데 비해 LD는 유도방출에 의해 빛을 방출하므로 방출되는 빛은 간섭성과 방향성이 있다. 또한, LD는 고체레이저 및 가스레이저 등과 같은 일반적인 레이저에 비해 소형이고, 효율이 좋으며 빛의 직접변조등의 특성에 의해 광통신 및 광디스크 메모리등의 정보처리장치에 이용되고 있으며 광신호처리 및 광센서등 이용분야가 확대되고 있다.
제 1 도는 종래의 VSIS(V-channel Substrate Inner Stripe)형 LD의 수직단면도이다.
상기 VSIS형 LD는 P형 GaAs의 반도체기판(11)의 표면에 N형 GaAs의 전류제한층(13)이 형성되어 있다. 상기 반도체기판(11)과 전류제한층(13)이 메사에칭(Mesa etching)되어 V채널(V-Channel)이 스트라이프(Stripe)형태로 형성되어 있다. 또한, 상기 전류제한층(13)상에 P형 AlyGa1-yAs의 제 1 크래드층(Clad layer ; 15), P형 AlxGa1-xAs의 활성층(17), N형 AlyGa1-yAs의 제 2 클래드층(19) 및 N형의 GaAs 캡층(Caplayer ; 21)이 순차적으로 형성되어 있다. 상기에서 제 1 클래드층(15)은 상기 V채널을 채우고 상기 반도체기판(11)과 전기적으로 연결되어 형성된다. 또한, 상기 캡층(21)의 상부에는 상기 V채널과 대응하는 부분을 제외하고 절연막(23)이 형성되어 있다. 상기 절연막(23)의 상부에는 상기 캡층(21)의 노출된 부분과 접촉하는 N형 전극(25)이 형성되어 있고, 상기 기판(11)의 하부표면에는 P형 전극(26)이 형성되어 있다.
상술한 구조의 VSIS형 LD는 P형 전극(26)과 N형 전극(25) 사이에 전압을 인가하면 제 1 클래드층(15)을 통해 상기 활성층(17)으로 정공(hole)이 주입되며, 상기 캡층(21)을 통해 상기 제 2 클래드층(19)으로 전자가 주입되어 이 전자와 정공이 재결합하여 광을 발생한다. 상기에서 발생된 광이 활성층(17)을 통하기 위해서는 이 활성층(17)은 제1 및 제 2 클래드층(15), (19)보다 에너지 밴드 갭(Energy bandgap)이 작고 광굴절률이 크도록 화합물 조성비를 갖는다. 즉, 조성비의 q에 있다.
이 발명의 다른 목적은 상기와 같은 레이저다이오드의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 이 발명은 제 1 도전형의 화합물 반도체기판과, 상기 화합물 반도체기판상에 이 화합물 반도체기판과 연결되며 타측의 벽개면으로부터 소정거리까지 2개가 평행하다가 동일한 소정각도로 꺾여 일측의 벽개면 부분에 한개로 합쳐지는 V채널을 포함하는 제 2 도전형의 전류제한층과, 상기 전류제한층의 상부에 형성되어 상기 V채널을 통해 상기 화합물 반도체기판과 연결되는 제 1 도전형의 제 1 클래드층과, 상기 제 1 클래드층의 상부에 형성되는 제1 또는 제 2 도전형의 활성층과, 상기 활성층의 상부에 형성된 제 2 도전형의 제 2 클래드층과, 상기 제 2 클래드층의 상부에 형성된 제 2 도전형의 캡층과, 상기 V채널과 대응하는 부분을 제외한 캡층의 상부에 형성된 산화막과, 상기 산화막의 상부에 상기 노출된 캡층과 접촉하는 제 2 도전형 전극과, 상기 화합물 반도체기판의 하부표면에 형성된 제 1 도전형 전극을 구비한 것을 특징으로 한다.
상기의 다른 목적을 달성하기 위하여 이 발명은 레이저다이오드의 제조방법에 있어서, 제 1 도전형의 화합물 반도체기판의 표면에 제 2 도전형의 전류제한층을 형성하는 공정과, 상기 화합물 반도체기판이 노출되도록 타측의 벽개면 부분에서 소정거리까지 2개가 평행하다가 동일한 소정각도로 꺽여 일측의 벽개면 부근에서 한개로 합치는 V채널을 형성하는 공정과, 상기 전류제한층의 상부에 상기 화합물 반도체기판의 노출된 부분과 접촉하는 제 1 도전형의 제 1 클래드층과, 제1 또는 제 2 도전형의 활성층과, 제 2 도전형의 제 2 클래드층과, 제 2 도전형의 캡층을 순차적으로 형성하는 공정과, 상기 V채널과 대응하는 부분을 제외한 캡층의 표면에 산화막을 형성하는 공정과, 상술한 구조의 전표면과 상기 화합물 반도체기판의 하부표면에 제2 및 제 1 전극을 형성하는 공정과, 상기 일측 및 타측의 벽개면에 각각 반사방지코팅 및 고반사코팅하는 공정을 구비한 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 이 발명을 상세히 설명한다.
제 2 도는 이 발명의 일 실시예에 따른 레이저다이오드의 평면도이다.
상기 레이저다이오드는 타측의 벽개면(48)으로부터 소정거리까지 이루어진 2개의 V채널(34)이 소정의 동일한 각도(θ)로 꺾여 일측의 벽개면(49) 부근에서 하나로 합쳐지므로 이 2개의 V채널(34)의 캐비티길이(Cavity length)는 서로 동일하며, 꺾이지 않고 곧게 형성된 것보다 길게 된다. 상기 V채널(34)은 전류제한층(33)과 반도체기판(31)에 걸쳐 형성되는 것으로 이 전류제한층(33)에 의해 전자 또는 전류의 흐름을 제한하여 이 반도체기판(31)의 노출된 부분에서만 광이 발생되도록 제어한다. 또한, 상기 일측의 벽개면(49)은 반사방지코팅이, 타측의 벽개면(48)은 고반사코팅이 각각 되어 있어 발생된 광이 일측의 벽개면(49)을 통해서만 출력된다. 상기에서 발생된 광의 파장이 7850Å일 때 반사방지코팅 및 고반사코팅은 일측의 벽개면(49)에 Al2O3를, 타측의 벽개면에A l2O3및 Si를 교대로 2번 적층하여 이룬다.
제 3 도는 제 2 도를 A-A'선으로 자른 수직단면도이다. {100}면을 가지는 P형 GaAs의 반도체기판(31)의 표면에 N형 GaAs의 전류제한층(33)이 형성되어 있고, 상기 전류제한층(33)의 상부에 P형 AlyGa1-yAs의 제 1 클래드층(35)이 형성되어 있다. 상기 반도체기판(31)과 전류제한층(33)이 메사에칭된 2개의 V채널(34)이 형성되어 있으며, 상기 반도체기판(31)의 노출된 부분이 상기 제 1 클래드층(35)과 접촉된다. 또한, 상기 제 1 클래드층(35)의 상부에 P형 AlxGa1-xAs의 활성층(37), N형 AlyGa1-yAs의 제 2 클래드층(39) 및 N형 GaAs의 캡층(41)이 적층되어 있다. 상기에서 활성층(37)이 P형인 것으로 보였으나 N형으로도 형성할 수 있다.
그리고, 상기에서 발생되는 광을 활성층(37)내에 한정시키기 위해 제1 및 제 2 클래드층(35),(39)보다 굴절률이 크고 에너지 밴드 갭(Energy bandgap)이 작아야 한다. 따라서 화합물의 조성비가 1yx0이어야 한다. 또한, 산화막(47)을 개재시켜 상기 V채널(34)과 일치하는 부분의 캡층(41) 표면과 접촉하는 AuGe/Ni/Au등의 N형 전극(43)이 반도체기판(31)의 하부표면에 Au/Zn의 P형 전극(44)이 오믹접촉(ohmic contact)을 이루고 있다.
상기 N형 및 P형 전극(43),(44)의 사이에 전압을 인가하면 상기 활성층(37)에서 전자와 정공이 재결합되어 광을 발생한다. 상기 광은 타측 벽개면(48)에서 거의반사되며, 일측 벽개면(49)에서 각 V채널(34)의 발생된 광이 합쳐져 출력한다. 이때 상기 V채널(34)들의 캐비티길이가 같으므로 발생된 광의 주파 및 파장이 동일하여 합쳐진 광은 증폭되어 출력되므로 드레쉬 홀드전류가 낮아지고 광출력 특성이 향상된다.
제4a~c도는 제 3 도의 제조공정도이다.
제4a도를 참조하면, P형 GaAs의 반도체기판(31)상에 액상에피택시(Liquid Phase Epitaxy ; 이하 LPE라 칭함) 또는 유기금속화학기상 도포법(Metal-Organic Chemical Vapor Deposition ; 이하 MOCVD라 칭함)중 어느 하나로 N형 GaAs의 전류제한층(33)을 형성한다. 그 다음, 통상의 포토리소그래피(Photolithography) 방법에 의해 상기 반도체기판(31)의 소정두께까지 제거되도록 상기 전류제한층(33)을 메사에칭(mesa etching)하여 V채널(34)을 형성한다. 상기 V채널(34)은 타측의 벽개면(48) 부근에서는 2개로 형성되나 소정부분에서 소정각도로 꺾여 일측의 벽개면(49) 부근에서 하나로 합쳐지도록 형성된다.
제4b도를 참조하면, 상술한 구조의 전표면에 상기 LPE로 P형 AlyGa1-yAs의 제 1 클래드층(35), P형 또는 N형 AlxGa1-xAs의 활성층(37), N형 AlyGa1-yAs의 제 2 클래드층(39) 및 N형 GaAs 캡층(41)을 순차적으로 형성한다. 상기 제 1 클래드층(35)은 0.4㎛ 정도의 두께로 형성되는데 성장특성에 의해 표면이 평평하게 되고, V채널(34)을 통해 상기 반도체기판(31)과 전기적으로 연결된다. 또한, 발생된 광을 활성층(37)에서 제한하기 위해 굴절률을 상기 제1 및 제 2 클래드층(35),(39)보다 크게 하여야 하므로 1yx0의 조건을 만족하여야 한다.
제4c도를 참조하면, 상기 캡층(41)의 상부에 SiO2등의 산화막(47)을 형성한다. 그다음, 상기 V채널(34)을 형성할 때와 같은 마스크를 이용한 포토리소그래피 방법에 의해 V채널(34) 상부의 캡층(41)을 노출시킨다. 계속해서, 상기 산화막(47)의 상부에 상기 노출된 캡층(41)과 접촉되도록 N형 전극(43)을 상기 반도체기판(31)의 하부표면에 P형 전극(44)을 각각 형성한다. 상기 N형 전극(43)은 AuGe/Ni/Au등으로, P형 전극(44)은 Au/Zn등으로 오믹접촉을 이루도록 형성된다. 그다음, 상기 발생된 광이 일측의 벽개면(49)을 통해서만 출력되도록 상기 일측의 벽개면(49)에 반사방지코팅을, 타측의 벽개면(48)에 고반사코팅을 한다.
상술한 바와같이 동일한 캐비티길이를 가지는 두개의 V채널을 합치고 채널이 합쳐지는 부분의 벽개면에 반사방지코팅을, 반대의 벽개면에 고반사코팅을 하여 동일한 주파수와 파장을 가지는 광들이 합쳐져 채널이 합쳐지는 곳의 벽개면을 통하여 출력되도록 한다.
따라서, 이 발명은 동일한 캐비티길이를 가지는 2개의 채널에서 발생된 광을 합쳐서 한쪽방향으로만 출력하므로 광출력 특성을 향상시키는 이점이 있다.
또한, 이 발명은 반도체기판으로 GaAs를 이용하였으나 InP등 다른 화합물 반도체를 이용할 수 있다.
Claims (6)
- 레이저다이오드에 있어서, 제 1 도전형의 화합물 반도체기판과, 상기 화합물 반도체기판상에 이 화합물 반도체기판과 연결되며 타측의 벽개면으로부터 소정거리까지 2개가 평행하다가 동일한 소정각도로 꺾여 일측의 벽개면부분에서 한개로 합쳐지는 V채널을 포함하는 제 2 도전형의 전류제한층과, 상기 전류제한층의 상부에 형성되어 상기 V채널을 통해 상기 화합물 반도체기판과 연결되는 제 1 도전형의 제 1 클래드층과, 상기 제 1 클래드층의 상부에 형성되는 제1 또는 제 2 도전형의 활성층과, 상기 활성층의 상부에 형성된 제 2 도전형의 제 2 클래드층과, 상기 제 2 클래드층의 상부에 형성된 제 2 도전형의 캡층과, 상기 V채널과 대응하는 부분을 제외한 캡층의 상부에 형성된 산화막과, 상기 산화막의 상부에 상기 노출된 캡층과 접촉하는 제 2 도전형 전극과, 상기 화합물 반도체기판의 하부표면에 형성된 제 1 도전형 전극을 구비하는 레이저다이오드.
- 제 1 항에 있어서, 상기 화합물 반도체기판이 GaAs 또는 InP층 어느 하나인 레이저다이오드.
- 제 1 항에 있어서, 상기 2개의 V채널은 캐비티길이가 동일한 레이저다이오드.
- 레이저다이오드의 제조방법에 있어서, 제 1 도전형의 화합물 반도체기판의 표면에 제 2 도전형의 전류제한층을 형성하는 공정과, 상기 화합물 반도체기판이 노출되도록 타측의 벽개면 부분에서 소정거리까지 2개가 평행하다가 동일한 소정각도로 꺾여 일측의 벽개면 부근에서 한개로 합치는 V채널을 형성하는 공정과, 상기 전류제한층의상부에 상기 화합물 반도체기판의 노출된 부분과 접촉하는 제 1 도전형의 제 1 클래드층과, 제1 또는 제 2 도전형의 활성층과, 제 2 도전형의 제 2 클래드층과, 제 2 도전형의 캡층을 순차적으로 형성하는 공정과, 상기 V채널과 대응하는 부분을 제외한 캡층의 표면에 산화막을 형성하는 공정과, 상술한 구조의 전표면과 상기 화합물 반도체기판의 하부표면에 제2 및 제 1 전극을 형성하는 공정과, 상기 일측 및 타측의 벽개면에 각각 반사방지코팅 및 고반사코팅하는 공정을 구비한 레이저다이오드의 제조방법.
- 제4항에 있어서, 상기 층들을 LPE로 형성하는 레이저다이오드 제조방법.
- 제4항에 있어서, 상기 산화막을 형성할 때 V채널 형성과 동일한 마스크를 사용하는 레이저다이오드의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014024A KR950002208B1 (ko) | 1991-08-14 | 1991-08-14 | 레이저다이오드 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014024A KR950002208B1 (ko) | 1991-08-14 | 1991-08-14 | 레이저다이오드 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930005302A KR930005302A (ko) | 1993-03-23 |
| KR950002208B1 true KR950002208B1 (ko) | 1995-03-14 |
Family
ID=19318573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910014024A KR950002208B1 (ko) | 1991-08-14 | 1991-08-14 | 레이저다이오드 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950002208B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020051049A (ko) * | 2000-12-22 | 2002-06-28 | 신현준 | 일산화탄소 가스의 제거용 흡착제 및 제거방법 |
| KR100514792B1 (ko) * | 2000-12-23 | 2005-09-14 | 주식회사 포스코 | 고비점의 탄화수소 흡착제 및 이의 재생방법 |
-
1991
- 1991-08-14 KR KR1019910014024A patent/KR950002208B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930005302A (ko) | 1993-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633476A (en) | Semiconductor laser with internal reflectors and vertical output | |
| US6593602B2 (en) | Edge emission type semiconductor device for emitting super luminescent light, its manufacture and spatial optical communication device | |
| EP0486052A1 (en) | Light-emitting diode for concurrently emitting lights having different wavelengths | |
| JPH06112594A (ja) | 面発光型半導体発光装置およびその製造方法 | |
| US5084892A (en) | Wide gain region laser diode | |
| JPH05102595A (ja) | レーザダイオードアレー及びその製造方法 | |
| US4416012A (en) | W-Guide buried heterostructure laser | |
| US4819243A (en) | Semiconductor laser with active layer having a radiation emitting active region therein which extends through and is bounded by a current limiting blocking layer | |
| US4975752A (en) | Light-emitting diode | |
| JP5411440B2 (ja) | 発光装置 | |
| KR950002208B1 (ko) | 레이저다이오드 및 그 제조방법 | |
| US5173913A (en) | Semiconductor laser | |
| US4416011A (en) | Semiconductor light emitting device | |
| JPH0478036B2 (ko) | ||
| JP2759275B2 (ja) | 発光ダイオード及びその製造方法 | |
| US20240178636A1 (en) | Light-emitting device and laser source | |
| JPS61176181A (ja) | 半導体発光装置 | |
| KR940011276B1 (ko) | 레이저다이오드 및 그 제조방법 | |
| JPS61242091A (ja) | 半導体発光素子 | |
| KR940011275B1 (ko) | 레이저다이오드 및 그 제조방법 | |
| JPS6244713B2 (ko) | ||
| KR100192231B1 (ko) | 반도체 레이저 다이오드의 구조 및 그의 제조방법 | |
| JPS61281562A (ja) | 半導体発光素子 | |
| JPS6386581A (ja) | 発光ダイオ−ド | |
| KR0179018B1 (ko) | 접합다운 리지드 웨이브 가이드 레이저 다이오드의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040220 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |