KR950002009A - 반도체 소자의 배선장치 제조방법 - Google Patents
반도체 소자의 배선장치 제조방법 Download PDFInfo
- Publication number
- KR950002009A KR950002009A KR1019930010939A KR930010939A KR950002009A KR 950002009 A KR950002009 A KR 950002009A KR 1019930010939 A KR1019930010939 A KR 1019930010939A KR 930010939 A KR930010939 A KR 930010939A KR 950002009 A KR950002009 A KR 950002009A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- polysilicon
- polysilicon thin
- silicon
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000010409 thin film Substances 0.000 claims abstract 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 10
- 229920005591 polysilicon Polymers 0.000 claims abstract 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract 5
- 239000010703 silicon Substances 0.000 claims abstract 5
- 238000000151 deposition Methods 0.000 claims abstract 4
- 238000000034 method Methods 0.000 claims abstract 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims abstract 2
- 238000010438 heat treatment Methods 0.000 claims abstract 2
- 229910021332 silicide Inorganic materials 0.000 claims 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 238000011065 in-situ storage Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 DRAM 및 SRAM에서의 워드라인 및 비트라인과 같은 반도체 소자의 배선장치 제조방법에 관한 것으로, 폴리실리콘 박막과 W-실리사이드 박막으로 된 배선장치용 폴리사이드 박막 제조시, 인이인-시투로 도프되는 비정질 실리콘을 두껍게 증착시킨 후, 열처리 공정으로 폴리실리콘 박막의 그레인 사이즈를 조대화시킨 다음, 원하는 두께로 에치 백하므로써, 폴리실리콘 박막은 두께가 얇으면서도 전기적 저항이 크게 낮아져 결과적으로 폴리실리콘 +W-실리사이드 구조로 된 폴리사이드의 전기적 저항을 감소시켜 반도체 소자의 처리속도를 증대할 수 있는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명에 의한 반도체 소자의 배선장치 제조단계를 나타낸 단면도, 제2도는 폴리실리콘 박막의 두께 변화에 박막의 비정항을 측정한 그래프도.
Claims (2)
- 반도체 소자의 배선장치 제조방법에 있어서, 반도체 소자의 배선장치인 워드라인 및 비트라인이 형성될 기판상에 Si2H6개스 흑은 SiH4개스와 PH3개스를 이용하여 450∼550℃의 온도범위에서 LPCVD 방법으로 전도매체인 인(P)이인-시투로 도프되는 비정질 실리콘 박막(3)을 소정의 두께로 증착하는 단계와, 상기 실리콘 박막(3)을 800∼1000℃ 온도범위에서 열처리하여 사이즈가 조대화된 폴리실리콘 박막(3a)을 형성하는 단계와, 상기 그레인 사이즈가 조대화된 폴리실리콘 박막(3a)을 에치 백하여 두께가 얇은 폴리실리콘 박막(3a')을 형성하는 단계와, 상기 두께가 얇은 폴리실리콘 박막(3a') 상부에 W-실리사이드 박막(4)을 증착한 다음 800∼1000℃의 온도로 열처리 공정을 실시하여 폴리실리콘 박막(3a')과 W-실리사이드박막(4)과의 계면으로 W-실리사이드 박막(4) 내부얘 존재하는 실리콘 성분이 석출되어 실리콘(5)을 성장하는 단계와, 상기 W-실리사이드 박막(4) 및 폴리실리콘 박막(3a')으로 된 배선 장치용 폴리사이드를 마스크 공정으로 워드라인 또는 비트라인을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 배선장치 제조방법.
- 제 1항에 있어서, 상기 실리콘 박자(3)의 두께는 0.4∼0.6㎛이고, 상기 에치 백 공정으로 식각된 얇은 폴리실리콘 박막(3a')의 두깨는 300-1000Å인 것을 특징으로 하는 반도체 소자의 배선장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93010939A KR960008562B1 (en) | 1993-06-16 | 1993-06-16 | Wiring apparatus manufacturing method of semiconductor device |
| JP6093432A JP2847031B2 (ja) | 1993-05-03 | 1994-05-02 | 半導体素子の配線製造方法 |
| US08/236,860 US5422311A (en) | 1993-05-03 | 1994-05-02 | Method for manufacturing a conductor layer in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93010939A KR960008562B1 (en) | 1993-06-16 | 1993-06-16 | Wiring apparatus manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950002009A true KR950002009A (ko) | 1995-01-04 |
| KR960008562B1 KR960008562B1 (en) | 1996-06-28 |
Family
ID=19357460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93010939A KR960008562B1 (en) | 1993-05-03 | 1993-06-16 | Wiring apparatus manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960008562B1 (ko) |
-
1993
- 1993-06-16 KR KR93010939A patent/KR960008562B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008562B1 (en) | 1996-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001061747A3 (en) | Method for eliminating stress induced dislocation in cmos devices | |
| IE801591L (en) | Semiconductor structure | |
| KR950002009A (ko) | 반도체 소자의 배선장치 제조방법 | |
| KR940027132A (ko) | 반도체 소자의 배선장치 제조방법 | |
| KR970052924A (ko) | 반도체소자의 도전배선 형성방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR970003470A (ko) | 실리콘 전극의 제조 방법 | |
| KR970003426A (ko) | 반도체 장치의 제조 방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR960039427A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR970053174A (ko) | 반도체 소자의 비트라인 패드전극 형성방법 | |
| KR940001279A (ko) | 반도체의 금속배선 형성방법 | |
| KR960035844A (ko) | 저저항 폴리사이드 배선 형성방법 | |
| KR960039359A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR970054050A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR960039367A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR950004485A (ko) | 유전체막 형성방법 | |
| KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR960043123A (ko) | 반도체 장치의 폴리사이드 간의 층간접속방법 | |
| KR960039140A (ko) | 반도체 소자의 게이트 전극 제조방법 | |
| KR950021106A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR970054413A (ko) | 비휘발성 메모리 소자 및 제조방법 | |
| KR970018213A (ko) | 반도체 장치에서 필드 산화막 제조 방법 | |
| KR940003012A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |