KR950000672B1 - Atm방식에서의 셀 역다중화 장치 - Google Patents

Abstract

내용 없음.

Description

ATM방식에서의 셀 역다중화 장치

제 1 도는 본 발명 장치의 구성도.

제 2 도는 데이터 쉬프트 회로.

제 3 도는 ATM의 셀 구조 및 셀 헤더에서 VCI/VPI영역.

제 4 도는 VCI/VPI 추출 및 해석회로.

제 5 도는 데이터 쉬프트 회로, VCI/VPI 추출 및 해석회로에 대한 타이밍도.

제 6 도는 셀 버퍼 구성도.

* 도면의 주요부분에 대한 부호의 설명

10 : 데이터 쉬프트 회로 11 : 셀 버퍼

41 : VCI/VPI 추출회로 42 : VCI/VPI 해석회로

44 : 셀 목적지 래치

본 발명은 광대역 ISDN(Integrated Services Digital Network)에서 사용하는 전달 방식인 ATM(Asynchronous Transfer Mode) 방식에서 여러가지 종류의 셀(cell)들이 하나의 전송로를 통하여 다중화되어 입력되는 시스템에서 각 셀의 목적지별로 분리해서 전송하는 셀 역다중화(demultiplexing) 장치에 관한 것이다.

기존에 사용되는 회선 교환 방식 및 협대역 ISDN 방식의 전송 기술로 사용되고 있는 동기식 전달 방식(STM : Synchronous Transfer Mode)은 하나의 전송로 대역폭을 프레임(frame) 이라는 일정 시간 구간에 대해 일정한 크기의 타임 슬롯(time slot)으로 나누어 각 타임 슬롯에 해당 채널을 할당하여 전송하는 방식으로써, 이 방식은 일정한 통신 속도를 가지는 신호 및 데이터만이 처리 가능하므로 통신 속도가 다른 서비스들의 용이한 수용이 불가능하며, 또 이 방식에서는 하나의 전송로를 통해 전송하고자 하는 가입자 또는 데이터 단말에 대해 타임 슬롯을 고정적으로 할당하여 다중 전송하게 됨에 따라 전송할 데이터가 없는 동안에도 타임 슬롯이 빈 채널상태로 전송되는 경우가 발생하게 되어 다중화 또는 역다중화시 채널 사용이 비효율적이다.

반면에 본 발명이 적용된 ATM 방식에서는 동기식 전달 방식과는 달리 데이터를 전송할 데이터가 준비된 터미널에 대해서만 채널을 할당하므로(통계적 다중화) 전송로를 효율적으로 사용할 수 있다. ATM 방식에서는 보내고자 하는 정보를 48바이트(byte)로 분할하여 5바이트로 구성된 헤더(header)를 붙여 53바이트를 1개의 셀로써 전송한다. 따라서 ATM에서는 53바이트의 고정된 길이의 셀 단위로 전송되지만, 통신 속도에 따라 전송할 셀 갯수를 가변시킬 수가 있어 수 kbps의 저속 데이터, 음성과 같은 64kbps의 정보 및 HDTV와 같은 100Mbps 이상의 정보를 동시에 전송할 수 있다. 셀의 처음 부분에 붙여있는 헤더에는 셀 전송시의 흐름 제어(flow control), 에러 제어(error control) 등을 위한 제어 정보 및 전송하고자 하는 통신호의 목적지를 식별할 수 있는 정보인 VCI(Virtual Channel Identifier : 가상 채널 식별자) 및 VPI(Virtual Path Identifier : 가상 경로 식별자)를 가지는데, 본 발명 장치인 셀 역다중화는 각 셀의 목적지를 표시하는 VCI 및 VPI에 따라 각 셀의 목적지별로 분산 처리하므로써 수행된다.

이상에서와 같이 셀을 단위로 하여 정보의 전달을 수행하는 ATM 방식에서의 셀 역다중화 기능을 수행하기 위한 방법으로 본 발명이 안출된 것으로써 셀 역다중화는 셀 헤더의 VCI/VPI영역을 해석함에 따라 셀의 목적지가 정해짐으로써, 현재 도달한 셀내의 포함된 정보의 종류가 광대역 ISDN 정보, 협대역 ISDN 정보인 음성 또는 데이터 정보의 경우의 셀의 흐름 방향에 따라 스위치 또는 단말기로 전송되며, 정보의 흐름 경로를 설정하기 위한 신호 정보의 경우는 각 셀의 흐름 경로를 제어하는 프로세서로 전송하는 등 미리 정해진 목적지로 분리하여 전송하는데 목적이 있다.

상기 목적을 달성하기 위하여 서로 다른 목적지를 가지는 셀들이 다중화되어 하나의 전송로를 통하여 입력되는 시스템에 있어서, 셀 클럭을 래치 클럭으로 사용하여 다중 입력되는 데이터를 쉬프트하여 각 셀의 목적지가 결정되기까지 셀 손실을 방지하기 위하여 사용된 데이터 쉬프트 회로, 상기 데이터 쉬프트 회로로부터 VCI/VPI(가상채널 식별자/가상경로 식별자)추출 클럭을 사용하여 각 셀의 헤더 중 24비트로 구성된 VCI/VPI를 추출해내기 위한 VCI/VPI 추출회로, 추출된 VCI/VPI에 해당하는 셀의 목적지를 알려주는 VCI/VPI 해석회로, 각 셀의 목적지를 셀 버퍼 인에이블 클럭으로 래치하여 각 셀의 목적지 신호와 각 셀 버퍼에 기억될 데이터와 동기가 되도록 해주는 셀 목적지 래치 및 셀 종류에 따라 셀을 저장하기 위한 셀 버퍼를 구비하여 ATM 방식에서의 셀 역다중화 기능을 수행하는 것을 특징으로 한다.

이하 본 발명을 첨부된 도면과 함께 설명하면 다음과 같다.

제 1 도는 본 발명 장치인 ATM 방식에서의 셀 역다중화 장치의 일실시예로써(N-1)종의 유효 셀과 1종의 유휴 셀이 다중화되어 입력되는 시스템에서 전송되어질 목적지가(N-2)종은 같고 나머지 한종의 셀이 다른 목적지를 가져 2개의 경로로 분배되는 경우에 대해서 고려한 것이다. 일반적으로 ATM 방식에서는 정해진 대역폭에 대해서 대역폭이 다른 서비스들을 수용할 수 있음에 따라 대역폭 관점에서 고려할 때 대역 폭이 수십 kbps인 협대역 ISDN 정보와 대역폭이 수십 Mbps 또는 수백 Mbps인 광대역 ISDN 정보가 다중화되어 전송될 수 있고, 정보원의 트래픽(traffic) 관점에서 고려할 때 주기적으로 셀을 발생하는 음성이나 비디오 정보와 같은 주기성을 갖는 트래픽 패턴(pattern)의 정보원과 랜덤(random)으로 발생되는 신호정보와 같은 비주기성 트래픽 패턴의 셀이 다중화되어 전송될 수 있다. ATM에서 다중화는 정해진 대역폭내에서만 수행되므로 본 발명 장치는 정해진 대역폭을 만족하는 (N-1)종의 유효 셀이 존재할 경우에 대한 예이지만, 이 방법을 일반적인 경우인 대역폭 특성 및 트래픽 특성을 충족시킬 수 있는 역다중화 장치에 적용이 가능하다. 제 1 도는 셀 역다중화 전체 구성도로써 데이터 쉬프트 회로(10), VCI/VPI 추출 및 해석회로(12), (N-1)개의 셀 버퍼(11), 유휴 셀 발생 및 제어회로(13)로 구성되어 있다. 데이터 쉬프트 회로는 다중화되어 입력되는 셀들의 목적지에 따라 셀이 기억되어질 셀 버퍼가 선택되므로 VCI/VPI 추출 및 해석회로(12)에서 셀 목적지가 판단된 후 현재 입력된 셀이 기억될 셀 버퍼를 선택해서 기억될 수 있는 시간 동안 대기하기 위하여 사용된 회로이며, VCI/VPI 추출 및 해석회로(12)는 각 셀의 헤더에서 각 셀의 목적지를 나타내는 VCI/VPI를 추출하여 셀의 목적지에 따라 현재 입력되는 셀들이 기억될 셀 버퍼를 저장하는데 사용되며, 셀 버퍼는 셀의 목적지에 따라 셀을 저장하기 위한 회로로써, (N-1)종의 유휴 셀과 1종의 유휴 셀이 다중화되어 N종의 셀이 입력되지만, 유휴 셀은 (N-1)개의 셀 버퍼에 기억되고 1종의 유휴 셀은 폐기되며 셀 버퍼의 출력은 (N-2)종의 유휴 셀과 1종의 유휴 셀이 정해진 대역폭 특성에 맞추어 다중화되고(N-1)번째 셀 버퍼의 내용은 다른 경로로 출력된다. 또한 역다중화 결과가 재다중화를 필요로 할 때 셀 버퍼들에서 전송할 데이터가 없을 경우 유휴 셀을 전송하기 위한 유휴 셀 발생 및 제어 회로(13)로 구성되어 있음을 나타낸 것이다. 일반적으로 역다중화 장치를 확장한 경우인(N-1)개의 경로를 가지는 경우 및 역다중화의 결과가 같은 목적지별로 그룹(group)을 가질 경우에도 이상과 같은 방법으로 역다중화를 수행하므로서 ATM 방식에서의 역다중화를 수행할 수 있다.

제 2 도는 데이타 쉬프트 회로로써, 여섯개의 8비트 래치(latch)로 구성되어 있다. 데이터 쉬프트 회로는 연속되는 셀들의 목적지가 헤더의 VCI/VPI값에 의해서 결정되고, 또는 셀목적지가 결정된 후에 현재 입력된 셀이 기억될 셀 버퍼를 알 수 있으므로, 이와 같은 과정동안 셀의 손실을 방지하기 위하여 사용되었다. 이들 래치의 입력은 다중화된 셀의 연속 스트림으로써 이들 래치에 공통으로 연결된 래치 클럭에 의해서 1비트씩 쉬프트된다. 쉬프트된 셀의 출력은 (N-1)개의 셀 버퍼에 공통으로 연결되어 있어서 VCI/VPI 추출 및 해석회로에 의해서 (N-1)개 중의 해당 셀 버퍼가 선택되면 셀 입력 제어회로에 의해서 해당 셀 버퍼에 입력된 순서대로 기억된다.

제 3 도는 ATM 방식에서의 셀 구조 및 헤더에서 VCI/VPI 영역을 나타낸 것이다. 셀 구조는 CCITT에서 권고되어져 하나의 셀은 5바이트의 헤더와 48바이트의 정보 영역으로써 총 53바이트로 구성되어 있다. 이중 VCI는 각 셀의 헤더 5바이트중 2번째 바이트의 하위 니블(nibble) 4비트, 3번째 바이트인 8비트와 4번째 바이트의 상위 니블 4비트로 총 16비트로 구성되며, VPI는 ATM 방식이 적용되는 광대역 통신망의 구성에 따라 UNI(User Network Interface : 단말기와 교환기간의 물리적 접속)인 경우와 NNI(Network Node Interface : 망노드 사이의 인터페이스) 경우에 따라 다르다. UNI의 경우 VPI는 헤더의 첫번째 바이트의 하위 니블과 2번째 바이트의 상위 니블로 구성되어 총 8비트로 구성되어 있으며, NNI의 경우 VPI는 헤더의 첫번째 바이트와 2번째 바이트의 상위 니블로 구성되어 총 12비트로 구성되어 있지만, 두가지 경우에 대한 VCI/VPI 추출 및 해석을 동일하게 할 수 있으므로 본 발명에서는 UNI의 경우를 예로 한다.

제 4 도는 VCI/VPI 추출 및 해석회로로써 VCI/VPI 추출회로(41), VCI/VPI 해석회로(42), VCI/VPI 제어 장치(43) 및 셀 목적지 해석 신호 래치(44)로 구성되어 있다. 총 16비트의 래치로 구성된 VCI/VPI 추출회로(41)는 데이터 쉬프트 회로에서 24비트로 구성된 VCI/VPI를 VCI/VPI 추출 클럭으로 래치하여 추출한다. 이 VCI/VPI 추출 클럭은 매 셀마다 한번씩만 발생하도록 되어 있고 추출된 VCI/VPI는 VCI/VPI 해석회로(42)에 입력된다. 일반적으로 VCI/VPI값에 따른 셀의 목적지는 시스템 설계시에 정해지므로 VCI/VPI값에 따른 셀의 목적지는 시스템 설계시에 정해지므로 VCI/VPI 제어 장치(43)는 시스템 초기화시에 VCI/VPI값에 대응하는 셀의 목적지를 VCI/VPI 해석회로에 초기화 해두며, VCI/VPI 해석회로(42)는 VCI/VPI 추출회로의 출력과 VCI/VPI 해석회로에 초기화 된 값을 비교하여 해당 목적지를 판단하여, 결과를 셀 목적지 래치(44)로 출력한다. 셀 목적지 래치(44)로 입력된 신호는 셀 버퍼 인에이블 클럭으로 래치되며, 이 신호들은 셀 목적지 신호로 출력되져 셀 목적지 별로 정해진 셀 버퍼를 인에이블하게 된다.

제 5 도는 제 2 도와 제 3 도에 대한 타이밍(timing)에 관한 것이다. 셀 시작 클럭은 셀 클럭의 한 주기의 폭을 로우(low)로 가지는 매셀의 53바이트의 데이터 마다 반복되며 셀 클럭과 셀 다중화 입력은 그림에서와 같이 셀 시작 클럭에 로우로 동기되어 각 셀의 53번째 데이터가 셀 시작 클럭의 로우 구간동안 유지되어 입력되는 경우를 본 발명의 예로 한다. 데이터 쉬프트 회로의 각 래치는 셀 클럭을 래치 신호로 사용하며 각 래치에 입력되는 데이터는 셀 클럭의 라이징 에지(rising edge)에서 래치되면, 래치 0의 출력은 셀 다중화 입력에 대하여 반 클럭 지연된 상태로 출력된다. VCI/VPI가 셀 헤더와 1번째, 2번째, 3번째 및 4번째 바이트 중 총 24비트로 구성되어 있으므로 각 바이트별 VCI/VPI 추출 클럭으로 24비트의 VCI/VPI를 추출하는데, 이들 VCI/VPI 추출 클럭은 매 셀마다 1번씩만 발생하는 신호로써 각 VCI/VPI 추출 클럭으로 추출된 데이타는 1셀 구간동안 유지된다. 추출된 VCI/VPI에 따라 VCI/VPI 해석회로의 출력이 해석회로 인에이블 신호 구간동안 출력 데이터 버스에 현재의 VCI/VPI에 해당하는 목적지를 지정하는 신호가 출력되며, 이 신호를 셀 버퍼 인에이블 클럭으로 래치하여 셀 목적지 신호 출력으로 사용한다. 셀 버퍼 인에이블 클럭도 매 셀마다 1번씩만 발생되는 것을 사용함으로써 셀 목적지 신호는 1셀 동안 유지되며, 이 출력신호와 데이터 쉬프트 회로의 출력인 셀 버퍼 입력 데이터의 1번째 바이드 데이터와 동기되어 선택된 셀 버퍼에는 셀 다중화 입력 데이터의 손실없이 기억되게 된다.

제 6 도는 셀 버퍼 구성도로써 각 셀 버퍼의 입력과 출력은 서로 독립적으로 동작한다. 이런 용도로 사용할 수 있는 셀 버퍼의 예로써 FIFO(First-In First-Out) 메모리 또는 DPRAM(Dual Port Random Access Memory)이 있다. 수신 클럭에 동기되어 각 셀 버퍼에 입력된 데이터가 송출되어지기를 원할 때 송출 조건에 따라 송신 클럭에 동기시켜 송신 데이터를 출력하게 된다. 이와 같이 각 셀 버퍼의 입력과 출력이 비동기적으로 동작하게 됨에 따라 ATM 방식에서 셀 송출 갯수를 조정하므로서 통신 속도가 다른 다양한 서비스를 제공할 수 있다.

이상에서와 같이 구성된 본 발명 장치는 ATM 방식에서 셀 역다중화시에 각 셀의 목적지별로 셀 버퍼 입력과 출력이 비동기적으로 동작하는 셀 버퍼를 운용하므로써 통신 속도에 따라 셀 송출갯수를 조정할 수 가 있어 저속의 데이터 및 고속의 데이터를 역다중 전송할 수 있으며, 각 셀의 목적지를 VCI/VPI 값으로 간단히 추출할 수가 있어 ATM 시스템 설계시에 필수적인 셀 역다중화를 용이하게 처리할 수 있는 효과가 있다.

Claims (3)

1. 서로 다른 목적지를 가지는 셀들이 다중화되어 하나의 전송로를 통하여 입력되는 시스템에 있어서, 셀 클럭을 래치 클럭으로 사용하여 다중 입력되는 데이터를 쉬프트하여 각 셀의 목적지가 결정되기까지 셀 손실을 방지하기 위하여 사용된 데이터 쉬프트 회로(10)와, 상기 데이터 쉬프트 회로(10)로부터 VCI/VPI 가상채널 식별자/가상경로 식별자 추출 클럭을 사용하여 각 셀의 헤더중 24비트로 구성된 VCI/VPI를 추출해내기 위한 VCI/VPI 추출회로(41) 추출된 VCI/VPI에 해당하는 셀의 목적지를 알려주는 VCI/VPI 해석회로(42)와, 각 셀의 목적지를 셀 버퍼 인에이블 클럭으로 래치하여 각 셀의 목적지 신호와 각 셀 버퍼에 기억될 데이터와 동기가 되도록 해주는 셀 목적지 래치(44) 및 셀 종류에 따라 셀을 저장하기 위한 셀 버퍼(11)를 구비하여 ATM 방식에서의 셀 역중화 기능을 수행하는 것을 특징으로 하는 ATM 방식에서의 셀 역다중화 장치.
2. 제 1 항에 있어서, 상기 VCI/VPI 해석회로(42)는, 시스팀 초기화시 VCI/VPI 값에 대응한 셀의 목적지를 정한 데이터를 기억시키고, 상기 데이터 쉬프트 회로(10)에서 추출한 VCI/VPI를 어드레스로 지정함에 따라 각 셀의 목적지 신호를 지정하는 것을 특징으로 하는 ATM 방식에서의 셀 역다중화 장치.
3. 제 1 항 또는 제 2 항에 있어서, VCI/VPI로부터 셀의 목적지를 지정하는 신호를 매 셀마다 1번씩만 발생하는 셀 버퍼 인에이블 클럭으로 래치하여 상기 데이터 쉬프트 회로(10) 출력의 첫번째 바이트와 해당 셀 버퍼를 지정하는 신호와 동기가 되도록 하는 것을 특징으로 하는 ATM 방식에서의 셀 역다중화 장치.