KR940027175A - 반도체 소자용 적층 캐패시터 형성방법. - Google Patents
반도체 소자용 적층 캐패시터 형성방법. Download PDFInfo
- Publication number
- KR940027175A KR940027175A KR1019930009722A KR930009722A KR940027175A KR 940027175 A KR940027175 A KR 940027175A KR 1019930009722 A KR1019930009722 A KR 1019930009722A KR 930009722 A KR930009722 A KR 930009722A KR 940027175 A KR940027175 A KR 940027175A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- charge storage
- spacer
- capacitor
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 기억소자 제조공정중 워드라인(4') 및 비트라인(5)이 형성되어 있는 구조상에 반도체 소자용 적층 캐패시터 형성방법에 관한 것으로, 상기 비트라인(5)상에 절연막(6,7)을 형성한 다음, 전하저장콘택(8)을 형성하여, 전하저장용 제1 전도층(9)을 형성한 다음, 상기 구조 상부에 완충산화막(10)을 형성하고, 감광막 패턴(11)을 이용한 식각 공정으로 상기 완충산화막(10)을 식각하는 제1 단계, 전체구조 상부에 전하 저장용 제2 전도층(12)을 형성한 다음, 스페이서 형성용 절연막(13)을 형성하는 제2 단계, 상기 절연막(13)을 비등방성 건식식각하여 스페이서를 형성한 다음, 전하 저장용 제3 전도층(14)을 형성하는 제3단계, 감광막 패턴(15)을 이용하여 상기 전하저장 제2, 3전도층 (12,14)과 완충산화막(10)을 차례로 식각한후, 상기 스페이서 절연막(13)을 식각하여 뚫린 구조를 형성하는 제4단계 및, 상기 전하저장 제1 전도층(9)을 소정부위 제거한 다음, 캐패시터 절연막(16)과 플레이트 전극(17)을 형성하는 제5 단계를 포함하여 이루어짐으로써, 스페이서 산화막을 실리더 캐패시터 안쪽 측벽에 형성하여 뚫린 구조를 이루어 비교적 간단한 공정방법으로 캐패시터 유효 표면적을 증대시키는 효과를 얻을 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1 도는 본 발명에 따른 디램 셀(DRAM Cell)의 레이아웃도, 제2도는 본 발명의 일 실시예에 따라, 제1 도의 A-A' 절단선을 따른 공정 단면도, 제3도는 본 발명의 일 실시예에 따라, 제1 도의 B-B'절단선을 따른 공정 단면도.
Claims (4)
- 반도체 기억소자 제조공정중 워드라인(4') 및 비트라인(5)이 형성되어 있는 구조상에 반도체 소자용 적층 캐패시터 형성방법에 있어서, 상기 비트라인(5)상에 절연막(6,7)을 형성한 다음, 전하저장콘택(8)을 형성하여, 전하저장용 제1 전도층(9)을 형성한 다음, 상기 구조 상부에 완충산화막(10)을 형성하고, 감광막패턴(11)을 이용한 식각 공정으로 상기 완충산화막(10)을 식각하는 제1 단계, 전체구조 상부에 전하 저장용 제2 전도층(12)을 형성한 다음, 스페이서 형성용 절연막(13)을 형성하는 제2단계, 상기 절연막(13)을 비등방성 건식식각하여 스페이서를 형성한 다음, 전하 저장용 제3 전도층(14)을 형성하는 제3 단계, 감광막 패턴(15)을 이용하여 상기 전하저장 제2, 3전도층 (12,14)과 스페이서 절연막, 완충산화막(10)을 차례로 식각한 후, 상기 전하저장 제2, 제3전도층 사이에 있는 상기 스페이서 절연막(13)을 식각하여 뚫린 구조를 형성하는 제4단계 및, 상기 전하저장 제1 전도층(9)을 소정부위 제거한 다음, 캐패시터 절연막(16)과 플레이트 전극(17)을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 하느 반도체 소자용 적층 캐패시터 형성방법.
- 제1 항에 있어서, 상기 전하저장전도층(9,12,14)은, 폴리실리콘 증착후 이온 주입 혹은 POCl3를 도핑하거나 WSi2또는 MoSi2등의 실리사이드를 사용하는 것을 특징으로 하는 반도체 소자용 적층 캐패시터 형성방법.
- 제1 항에 있어서, 상기 제4단계 및 제5단계의 전하 저장용 전도층(14,12), 완충산화막(10), 스페이서 산화막(13), 전하저장 제1전도층(9)을 모두 건식식각하고, 상기 잔여 스페이서 산화막(13)과 잔여 완충산화막(10)을 습식식각으로 제거하는 것을 특징으로 하는 반도체 소자용 적층 캐패시터 형성방법.
- 제1 항 또는 제3항에 있어서, 상기 제4단계의 완충산화막(10) 습식식각후 전하 저장 제1 전도층 하부에 언더컷이 형성되도록 상기 제2 절연막(7)을 습식식각하여 캐패시터 표면적을 증대시키는 식각 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자용 적층 캐패시터 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930009722A KR960011665B1 (ko) | 1993-05-31 | 1993-05-31 | 반도체 소자용 적층 캐패시터 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930009722A KR960011665B1 (ko) | 1993-05-31 | 1993-05-31 | 반도체 소자용 적층 캐패시터 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940027175A true KR940027175A (ko) | 1994-12-10 |
KR960011665B1 KR960011665B1 (ko) | 1996-08-24 |
Family
ID=19356524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930009722A KR960011665B1 (ko) | 1993-05-31 | 1993-05-31 | 반도체 소자용 적층 캐패시터 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960011665B1 (ko) |
-
1993
- 1993-05-31 KR KR1019930009722A patent/KR960011665B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960011665B1 (ko) | 1996-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940003029A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
KR930015010A (ko) | 반도체 기억장치의 전하저장전극 제조방법 | |
US5457063A (en) | Method for fabricating a capacitor for a dynamic random access memory cell | |
KR930008583B1 (ko) | 스택캐패시터 및 그 제조방법 | |
KR940016806A (ko) | 반도체 기억장치의 커패시터 및 그 제조방법 | |
KR960026826A (ko) | 전하저장전극 형성 방법 | |
KR940027175A (ko) | 반도체 소자용 적층 캐패시터 형성방법. | |
KR970067875A (ko) | 반도체 메모리장치의 제조방법 | |
KR960013636B1 (ko) | 반도체 기억장치의 전하보존전극 제조방법 | |
KR960006721B1 (ko) | 스택 캐패시터 제조방법 | |
KR0126114B1 (ko) | 반도체 메모리 장치 제조방법 | |
KR940027172A (ko) | 디램셀의 스택캐패시터 제조방법 | |
KR970004322B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR960003859B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR950002031A (ko) | 캐패시터 저장전극 제조방법 | |
KR940001255A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR950010076A (ko) | 반도체소자의 디램셀 제조방법 | |
KR970053946A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR940016834A (ko) | 적층 캐패시터 제조방법 | |
KR950021614A (ko) | 실린더형 적층 캐패시터 구조를 갖는 디램 제조방법 | |
KR960015940A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR940010347A (ko) | 캐비티-캐패시터 형성방법 | |
KR960015939A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR950007076A (ko) | 반도체 장치의 메모리 셀 제조방법 및 구조 | |
KR980011865A (ko) | 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050721 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |