KR940024591A - 컴퓨터 장치 - Google Patents

컴퓨터 장치 Download PDF

Info

Publication number
KR940024591A
KR940024591A KR1019940007217A KR19940007217A KR940024591A KR 940024591 A KR940024591 A KR 940024591A KR 1019940007217 A KR1019940007217 A KR 1019940007217A KR 19940007217 A KR19940007217 A KR 19940007217A KR 940024591 A KR940024591 A KR 940024591A
Authority
KR
South Korea
Prior art keywords
tag
index
entry
field
page table
Prior art date
Application number
KR1019940007217A
Other languages
English (en)
Other versions
KR100297454B1 (ko
Inventor
씨. 모리스 데일
씨. 훅 제롬
알. 브릭 윌리암
Original Assignee
알렌 에이치. 하가드
휴렛트-팩카드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알렌 에이치. 하가드, 휴렛트-팩카드 캄파니 filed Critical 알렌 에이치. 하가드
Publication of KR940024591A publication Critical patent/KR940024591A/ko
Application granted granted Critical
Publication of KR100297454B1 publication Critical patent/KR100297454B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G06F12/1018—Address translation using page tables, e.g. page table structures involving hashing techniques, e.g. inverted page tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 가상 페이지 번호가 컴퓨터의 기본 데이타 폭보다 큰 가상 메모리를 내장한 컴퓨터 시스템 설계에 관한 것이다. 페이지 테이블 엔트리내에 전체 태그를 저장하지 않고 감소 태그가 저장된다. 상기 감소 태그는 기본 컴퓨터 데이타 폭보다 길지않은 크기로 되어 있으므로 감소 가상 태그와 페이지 테이블 엔트리에 저장된 태그사이의 일치 여부는 단한번의 비교 동작으로도 판단할 수 있다. 페이지 테이블 엔트리의 유일성을 유지하기 위하여, 가상 어드레스에서 제거되어 감소 태그를 형성하는 비트는 상기 페이지 테이블에서 색인을 형성하도록 사용된다.

Description

컴퓨터 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 색인 비트가 해시 태그와 결합되어 페이지 테이블에 대한 액세스를 제공하는 본 발명의 바람직한 제1실시예를 도시한 도면.

Claims (12)

  1. TLB 및 페이지 테이블을 가진 형태의 물리 메모리-가상 메모리 번역장치를 구비하고 있으며, 기본 데이타 폭을 가지고 있는 컴퓨터 장치로서, 상기 컴퓨터 장치는 상기 컴퓨터의 기본 데이타폭을 초과하는 비트 수를 가진 가상 태그를 저장하는 제1저장 수단을 구비하고 있으며; 상기 가상 태그는 상기 컴퓨터의 기본 데이타폭과 동일하거나 그 보다 더 적은 비트 수를 가진 감소 태그 부분을 갖고; 상기 가상 태그는 상기 감소 태그 부분으로부터 배제된 가상 태그 비트를 포함하는 색인 부분을 또한 가지며; 상기 컴퓨터 장치는 상기 감소 태그 비트들로부터 출력 비트열을 발생시키는 동작을 하는 해시 함수를 가지고; 상기 컴퓨터 장치는 상기 출력 비트열 및 상기 색인 부분의 비트들을 포함하는 페이지 테이블 오프셋을 가지며 ; 상기 페이지 테이블은 감소 태그인 감소 태그 엔트리 및 이와 연관된 물리 페이지 어드레스를 제각기 포함하는 엔트리 쌍들을 갖고; TLB 미스후, 상기 페이지 테이블 오프셋은 상기 가상 태그의 상기 감소 태그 부분과 비교될 페이지 테이블의 감소 태그 엔트리를 지정하는 컴퓨터 장치.
  2. 제1항에 있어서, 상기 페이지 테이블은 21감소 태그 엔트리를 포함하고, 상기 “Ⅰ”는 상기 색인 부분의 비트 수와 동일한 장치.
  3. 제1항에 있어서, 상기 페이지 테이블은 또한 엔트리 체인을 지정하는 포인터 엔트리를 포함하고, 상기 엔트리 체인은 감소 태그 엔트리를 포함하는 컴퓨터 장치.
  4. 번역 룩-어사이드 버퍼(TLB)내의 정보를 갱신하기 위한 컴퓨터 장치로서, 감소 태그 필드, 색인 필드 및 물리적 오프셋 필드를 포함하는 가상 어드레스를 저장하는 제1저장 수단과; 상기 감소 태그 필드내의 정보를 해싱하여 태그 색인 출력을 발생시키기 위한 해시 함수 수단과; 상기 태그 색인과 상기 색인 필드내의 정보를 포함하며, 페이지 테이블내의 감소 태그 엔트리를 지정하는 페이지 테이블 색인과; 상기 감소 태그 엔트리내의 정보와 상기 감소 태그 필드내의 정보를 비교하여, 상기 감소 태그 엔트리내의 정보와 상기 감소 태그 필드내의 정보가 일치하는 경우에, 상기 감소 태그 엔트리와 연관된 물리 페이지 엔트리 및 상기 감소 태그 엔트리와 연관된 가상 어드레스가 상기 TLB에 저장될 수 있게 하는 비교기를 포함하는 컴퓨터 장치.
  5. 제4항에 있어서, 상기 감소 태그 필드 및 상기 감소 태그 엔트리의 크기는 그와 연관된 컴퓨터의 기본 데이타폭과 동일하거나 그 보다 작고, 상기 감소 태그 필드와 상기 색인 필드를 합한 크기는 상기 컴퓨터의 기본 데이타 폭보다 큰 컴퓨터 장치.
  6. 제4항에 있어서, 상기 페이지 테이블은 상기 태그 색인 및 제2해시 함수의 출력을 포함하며; 상기 제2해시 함수에 대한 제1입력은 상기 색인 필드내의 모든 정보를 포함하고 상기 제2해시 함수에 대한 제2입력은 상기 감소 태그 필드로부터의 1비트 정보를 포함하는 컴퓨터 장치.
  7. 번역 룩어사이드 버퍼(TLB) 처리용 컴퓨터 장치로서, 가상 어드레스를 경유하여 액세스되는 데이타의 페이지를 저장하기 위한 물리 메모리 수단과; 상기 가상 어드레스를 상기 물리 메모리내의 데이타에 대한 물리 어드레스로 번역하기 위한 어드레스 번역 정보를 저장하는 TLB와 ; 상기 TLB에 접속되어 있고, 연관된 컴퓨터의 기본 데이타 폭과 동일하거나 그 보다 더 작은 상기 가상 어드레스내 제1필드의 정보를 해싱하여 태그 색인을 형성해서 이 태그 색인이 상기 가상 어드레스내 제2필드의 정보와 결합되어 페이지 테이블에 대한 오프셋 포인터를 형성하도록 하는데 적용되며, 또한 상기 오프셋 포인터에 의해 지정된 페이지 테이블 정보를 상기 가상 어드레스내 상기 제1필드의 정보와 비교하여 그들이 일치하는 경우에 상기 페이지 테이블 정보가 상기 TLB 내에 저장되도록 하는데 적용되는 TLB 미스 처리기를 포함하는 컴퓨터 장치.
  8. 제7항에 있어서, 상기 TLB 미스 처리기는, 또한, 상기 제2필드내의 정보와 상기 제1필드로부터 1비트 정보의 합을 해싱하여 해시 인덱스 출력을 형성해서, 이 해시 인덱스 출력이 상기 태그 색인과 결합되어 상기 오프셋 포인터를 형성하도록 하는데 적용되는 컴퓨터 장치.
  9. 제8항에 있어서, 상기 페이지 테이블은 21번역 엔트리를 포함하며 상기 “Ⅰ”는 상기 해시 색인 출력 내의 비트 수와 동일한 컴퓨터 장치.
  10. 번역 룩어사이드 버퍼(TLB)내의 정보를 갱신하기 위한 컴퓨터 장치로서, 감소 태그 필드, 색인 필드 및 물리적 오프셋 필드를 포함하는 상기 가상 어드레스를 저장하는 제1저장 수단과; 상기 감소 태그 필드내의 정보를 해싱하여 태그 색인 출력을 발생시키기 위한 제1해시 함수와; 상기 태그 색인 및 상기 색인 필드를 포함하며, 페이지 테이블내의 해싱된 태그 엔트리를 지정하는 페이지 테이블 색인과; 상기 가상 어드레스를 해싱하여 해서 결과를 발생시키기 위한 제2해시 함수와; 상기 해싱된 태그 엔트리를 해서 결과와 비교하여 상기 해싱된 태그 엔트리와 상기 해시 결과가 일치하는 경우에, 상기 해싱된 태그 엔트리와 연관된 물리 페이지 엔트리가 상기 TLB에 저장되도록 하는 비교기를 포함하는 컴퓨터 장치.
  11. 제10항에 있어서, 상기 페이지 테이블은 21해시 태그 엔트리를 포함하며, 상기 “Ⅰ”는 상기 색인 부분내의 비트 수와 동일한 컴퓨터 장치.
  12. 제10항에 있어서, 상기 해싱된 태그는 그와 연관되는 컴퓨터의 기본 데이타폭과 동일한 컴퓨터 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940007217A 1993-04-08 1994-04-07 컴퓨터장치 KR100297454B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4485493A 1993-04-08 1993-04-08
US044,854 1993-04-08

Publications (2)

Publication Number Publication Date
KR940024591A true KR940024591A (ko) 1994-11-18
KR100297454B1 KR100297454B1 (ko) 2001-10-24

Family

ID=21934684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007217A KR100297454B1 (ko) 1993-04-08 1994-04-07 컴퓨터장치

Country Status (4)

Country Link
US (1) US5724538A (ko)
JP (1) JP3640978B2 (ko)
KR (1) KR100297454B1 (ko)
DE (1) DE4410060B4 (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809563A (en) * 1996-11-12 1998-09-15 Institute For The Development Of Emerging Architectures, Llc Method and apparatus utilizing a region based page table walk bit
US5787431A (en) * 1996-12-16 1998-07-28 Borland International, Inc. Database development system with methods for java-string reference lookups of column names
US6073226A (en) * 1997-03-19 2000-06-06 Microsoft Corporation System and method for minimizing page tables in virtual memory systems
US6065010A (en) * 1997-06-10 2000-05-16 Daikin Us Corporation Computer implemented method of generating virtual files for sharing information of physical information file
JP3680142B2 (ja) * 1997-12-05 2005-08-10 東京エレクトロンデバイス株式会社 記憶装置及びアクセス方法
US6633922B1 (en) * 1997-12-15 2003-10-14 International Business Machines Corporation Object access mechanism that dynamically switches between multiple distributed access models
US7953931B2 (en) * 1999-08-04 2011-05-31 Super Talent Electronics, Inc. High endurance non-volatile memory devices
US6393544B1 (en) * 1999-10-31 2002-05-21 Institute For The Development Of Emerging Architectures, L.L.C. Method and apparatus for calculating a page table index from a virtual address
US8019943B2 (en) * 2000-01-06 2011-09-13 Super Talent Electronics, Inc. High endurance non-volatile memory devices
US6480950B1 (en) * 2000-01-24 2002-11-12 Oracle International Corporation Software paging system
US6671645B2 (en) * 2001-09-28 2003-12-30 Ciena Corporation Method for in-service RAM testing
US7382637B1 (en) 2002-02-01 2008-06-03 Netlogic Microsystems, Inc. Block-writable content addressable memory device
US6934796B1 (en) * 2002-02-01 2005-08-23 Netlogic Microsystems, Inc. Content addressable memory with hashing function
US6697276B1 (en) 2002-02-01 2004-02-24 Netlogic Microsystems, Inc. Content addressable memory device
US20030225992A1 (en) * 2002-05-29 2003-12-04 Balakrishna Venkatrao Method and system for compression of address tags in memory structures
US7197620B1 (en) * 2002-12-10 2007-03-27 Unisys Corporation Sparse matrix paging system
US7343477B1 (en) * 2003-12-29 2008-03-11 Sun Microsystems, Inc. Efficient read after write bypass
US7555634B1 (en) 2004-04-22 2009-06-30 Sun Microsystems, Inc. Multiple data hazards detection and resolution unit
US7606994B1 (en) * 2004-11-10 2009-10-20 Sun Microsystems, Inc. Cache memory system including a partially hashed index
JP3894335B1 (ja) * 2005-10-04 2007-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション データベースの整合性を判断する装置、およびその方法
US8464024B2 (en) * 2007-04-27 2013-06-11 Hewlett-Packard Development Company, L.P. Virtual address hashing
WO2009095902A2 (en) 2008-01-31 2009-08-06 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
WO2009072102A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. System and methods employing mock thresholds to generate actual reading thresholds in flash memory devices
US8359516B2 (en) 2007-12-12 2013-01-22 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
US8972472B2 (en) 2008-03-25 2015-03-03 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US8458574B2 (en) * 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8429377B2 (en) * 2010-01-08 2013-04-23 International Business Machines Corporation Optimizing TLB entries for mixed page size storage in contiguous memory
US9037777B2 (en) * 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
JP5341209B2 (ja) 2009-12-25 2013-11-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 階層型データベースにおけるポインタの整合性をチェックするためのシステム、方法及びプログラム
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US8510639B2 (en) 2010-07-01 2013-08-13 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US8478740B2 (en) 2010-12-16 2013-07-02 Microsoft Corporation Deriving document similarity indices
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US8719457B2 (en) * 2011-04-17 2014-05-06 Apple Inc. Efficient connection management in a SAS target
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US8996790B1 (en) * 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US10387324B2 (en) * 2011-12-08 2019-08-20 Intel Corporation Method, apparatus, and system for efficiently handling multiple virtual address mappings during transactional execution canceling the transactional execution upon conflict between physical addresses of transactional accesses within the transactional execution
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9081672B1 (en) 2013-05-30 2015-07-14 Richard Michael Nemes Methods and apparatus for information storage and retrieval using a caching technique with external-chain hashing and dynamic resource-dependent data shedding
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9367454B2 (en) * 2013-08-15 2016-06-14 Applied Micro Circuits Corporation Address index recovery using hash-based exclusive or
US9229874B2 (en) * 2013-09-27 2016-01-05 Intel Corporation Apparatus and method for compressing a memory address
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US20150256601A1 (en) * 2014-03-10 2015-09-10 Palo Alto Research Center Incorporated System and method for efficient content caching in a streaming storage
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US10025722B2 (en) * 2015-10-28 2018-07-17 International Business Machines Corporation Efficient translation reloads for page faults with host accelerator directly accessing process address space without setting up DMA with driver and kernel by process inheriting hardware context from the host accelerator
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
US11544069B2 (en) * 2018-10-25 2023-01-03 Micron Technology, Inc. Universal pointers for data exchange in a computer system having independent processors
US10846239B2 (en) * 2018-11-29 2020-11-24 Marvell Asia Pte, Ltd. Managing translation lookaside buffer entries based on associativity and page size

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4215402A (en) * 1978-10-23 1980-07-29 International Business Machines Corporation Hash index table hash generator apparatus
JPS5687282A (en) * 1979-12-14 1981-07-15 Nec Corp Data processor
US4682281A (en) * 1983-08-30 1987-07-21 Amdahl Corporation Data storage unit employing translation lookaside buffer pointer
US4731740A (en) * 1984-06-30 1988-03-15 Kabushiki Kaisha Toshiba Translation lookaside buffer control system in computer or virtual memory control scheme
US5060137A (en) * 1985-06-28 1991-10-22 Hewlett-Packard Company Explicit instructions for control of translation lookaside buffers
JPH083805B2 (ja) * 1985-06-28 1996-01-17 ヒューレット・パッカード・カンパニー Ｔｌｂ制御方法
US5253353A (en) * 1990-01-02 1993-10-12 Digital Equipment Corporation System and method for efficiently supporting access to I/O devices through large direct-mapped data caches

Also Published As

Publication number Publication date
JP3640978B2 (ja) 2005-04-20
DE4410060A1 (de) 1994-10-13
KR100297454B1 (ko) 2001-10-24
DE4410060B4 (de) 2006-02-09
JPH0749812A (ja) 1995-02-21
US5724538A (en) 1998-03-03

Similar Documents

Publication Publication Date Title
KR940024591A (ko) 컴퓨터 장치
KR101009220B1 (ko) 캐시된 메모리 데이터를 가진 메모리 속성 표시자의 캐시
US5426750A (en) Translation lookaside buffer apparatus and method with input/output entries, page table entries and page table pointers
US5465337A (en) Method and apparatus for a memory management unit supporting multiple page sizes
EP0813713B1 (en) Lookaside buffer for address translation in a computer system
US7003647B2 (en) Method, apparatus and computer program product for dynamically minimizing translation lookaside buffer entries across contiguous memory
KR920013131A (ko) 내용 주소화 메모리용 우선 변환 참조 버퍼의 공간 절약을 위한 장치 및 방법
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
JPH04232551A (ja) 多重仮想アドレス変換方法及び装置
US7290084B2 (en) Fast collision detection for a hashed content addressable memory (CAM) using a random access memory
KR920013135A (ko) 우선변환참조버퍼에서 적중수를 증가시키기 위한 장치
US8429376B2 (en) Translation look-aside buffer
GB1533326A (en) Storage arrangements
KR960011715A (ko) 어드레스 변환 장치
US9836238B2 (en) Hybrid compression for large history compressors
KR900018819A (ko) 캐시 메모리 액세스 장치 및 방법
KR890000977A (ko) 어드레스 변환 장치
KR100234620B1 (ko) 캐시 메모리의 데이타 인출 방법
KR20120056573A (ko) 메모리 시스템 및 그 운용방법
JPS601658B2 (ja) アドレス変換制御方式
US7660908B2 (en) Implementing virtual packet storage via packet work area
JPH05216767A (ja) エントリ置き換え制御方式
KR940000971A (ko) 계층적 페이지 분할 구조의 가상 메모리를 지원하는 폴리어소시에이티브 테이블 룩 어사이드 버퍼
KR0184475B1 (ko) 캐쉬메모리 액세스회로
JPH04239941A (ja) アドレス変換バッファ装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070517

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee