KR940012128A - 마이크로 컴퓨터 - Google Patents

마이크로 컴퓨터 Download PDF

Info

Publication number
KR940012128A
KR940012128A KR1019930023781A KR930023781A KR940012128A KR 940012128 A KR940012128 A KR 940012128A KR 1019930023781 A KR1019930023781 A KR 1019930023781A KR 930023781 A KR930023781 A KR 930023781A KR 940012128 A KR940012128 A KR 940012128A
Authority
KR
South Korea
Prior art keywords
signal
cpu
external terminal
microcomputer
mode
Prior art date
Application number
KR1019930023781A
Other languages
English (en)
Other versions
KR0135593B1 (ko
Inventor
오사무 마쓰시마
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR940012128A publication Critical patent/KR940012128A/ko
Application granted granted Critical
Publication of KR0135593B1 publication Critical patent/KR0135593B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microcomputers (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

SOG 영역(203)을 내장한 마이크로 콤퓨터(201)에 있어서, 마이크로 콤퓨터(201)내와 마이크로 콤퓨터(201)외의 주변 장치(104)와의 사이에서 신호를 송수하기 위해 사용되는 외부 단자(2011,2012 및 2013)에, CPU(102)와 게이트 어레이(302)사이에서 송수되는 신호를 공급함으로서 마이크로 콤퓨터 외에 설치된 게이트 어레이(302)를 사용해서 디버그를 행하는 것을 가능하게 한다. 외부단자(2011,2012 및 2013)에 접속된 게이트 어레이(302)에 필요한 신호를 공급하기 위해, CPU(102)와 SOG영역(203)과의 사이의 신호를 모드 전환 신호에 의해 외부단자(2011,2012 및 2013)에 출력하는 선택 회로(202)를 설치하고 있다. 선택 회로(202)를 설치함으로서, CPU(102)와 SOG영역(203)과의 사이의 신호를 외부 단자(2011,2012 및 2013)에, CPU(102)로 전환해서 출력할 수가 있어, 마이크로 콤퓨터(201)의외부에 설치된 게이트 어레이(302)에 CPU(102)의 신호를 전달할 수가 있다. ek라서 마이크로 콤퓨터(201)의 외부에 설치된 게이트 어레이(302)를 사용해서 시스템의 디버그를 행할 수가 있다.

Description

마이크로 컴퓨터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 SOG영역을 탑재한 마이크로 콤퓨터 시스템의 제1실시예에 있어서 SOG영역을 사용하여 주변장치를 제어하고 있는 통상 동작시의 시스템 블록도,
제3도는 본 발명에 의한 SOG영역을 탑재한 마이크로 콤퓨터 시스템의 제1실시예에서의 외부에 설치된 SOG영역 대체 회로를 사용한 시스템의 디버그시의 시스템 블록도

Claims (6)

  1. 외부 단자와, 중앙 처리 장치(CPU)와, 상기 중앙처리 장치로부터의 제1신호가 입력되어 소정의 처리를 행하여 상기 외부 단자에 제2신호를 출력하는 사용자에 의해 정의가능한 영역과, 상기CPU로부터의 상기 제1신호 상기 SOG 영역으로 부터의 상기 제2신호및 모드 전환 신호가 입력되어, 상기 모드 전환 신호에 입각해서 상기 제1신호 또는 상기 제2신호의 한쪽을 상기 외부 단자에 공급하는 선택 회로를 1개의 칩 위에 설치한 것을 특징으로 하는 마이크로 컴퓨터.
  2. 제 1항에 있어서, 외부 입력 단자를 다시 설치하여, 상기 모드 전환 신호는 상기 외부 입력 단자로부터 공급되는 것을 특징으로 하는 마이크로 콤퓨터.
  3. 제1항에 있어서, 상기 CPU는 어드레스 버스와, 콘트롤 버스를 갖추고, 상기 어드레스 버스상에 소정의 어드레스가 출력됐을때메 상기 콘트롤 버스상의 정보에 응답해서 제어 신호를 발생하는 어드레스 디코더 회로를 갖는 것을 특징으로 하는 마이크로 컴퓨터.
  4. 제1항에 있어서, 상기 CPU와 상기 SOG영역과의 사이에 설치되어 상기 CPU로부터의 제1신호가 입력되어 상기 모드 전환 신호에 응답해서 상기 SOG영역으로의 상기 CPU로부터의 제1신호의 공급 차단을 행하는 SOG 제어 회로를 갖는 것을 특징으로 하는 마이크로 콤퓨터.
  5. 제1항에 있어서, 상기 CPU의 내부에 설치된 ROM과, 상기CPU, 상기 ROM 및 상기 선택 회로와에 모드 전환 신호에 입각한 제2제어 신호를 출력하는 디코더를 갖고, 상기 디코더 회로에 입력되는 모드 전환 신호에 응답해서 상기 CPU의 테스트 모드를 지정하는 것을 특징으로 하는 마이크로 콤퓨터.
  6. 제1외부 단자와, 제2외부 단자와, 상기 제1외부 단자에 어드레스, 데이터, 콘트롤 신호를 출력하는 CPU와, 상기 CPU의 상기 제3신호가 입력되어 상기 제2외부 단자에 제4신호가 출력되는 SOG영역과, 상기 제3신호, 상기제4신호 및 모드 전환 신호가 입력되는 제2전환 회로를 1개의 칩 위에 갖추고, 상기 모드 전환 신호가 통상 모드일때는 상기 제2외부 단자에 상기 제4신호를 출력하고, 상기 모드 전환 신호가 테스트 모드일때는 상기 제1 및 제2외부 단자에 상기 제3신호 및 제 4신호를 출력하는 것을 특징으로 하는 마이크로 콤퓨터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930023781A 1992-11-10 1993-11-10 마이크로 콤퓨터 KR0135593B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-299427 1992-11-10
JP4299427A JPH06150024A (ja) 1992-11-10 1992-11-10 マイクロコンピュータ

Publications (2)

Publication Number Publication Date
KR940012128A true KR940012128A (ko) 1994-06-22
KR0135593B1 KR0135593B1 (ko) 1998-06-15

Family

ID=17872434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930023781A KR0135593B1 (ko) 1992-11-10 1993-11-10 마이크로 콤퓨터

Country Status (3)

Country Link
US (1) US5649219A (ko)
JP (1) JPH06150024A (ko)
KR (1) KR0135593B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754879A (en) * 1996-09-23 1998-05-19 Motorola, Inc. Integrated circuit for external bus interface having programmable mode select by selectively bonding one of the bond pads to a reset terminal via a conductive wire
US5874834A (en) 1997-03-04 1999-02-23 Xilinx, Inc. Field programmable gate array with distributed gate-array functionality
JP6040868B2 (ja) * 2013-06-04 2016-12-07 株式会社デンソー マイクロコンピュータ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6013266A (ja) * 1983-07-04 1985-01-23 Hitachi Ltd 診断容易化回路
JPS617974A (ja) * 1984-06-22 1986-01-14 Matsushita Electric Ind Co Ltd チツプモ−ドセレクト回路
JPS61194557A (ja) * 1985-02-25 1986-08-28 Hitachi Ltd 制御用ｌｓｉ
US4922441A (en) * 1987-01-19 1990-05-01 Ricoh Company, Ltd. Gate array device having a memory cell/interconnection region
US5321845A (en) * 1987-09-09 1994-06-14 Hitachi, Ltd. Single-chip microcomputer including non-volatile memory elements
US5228139A (en) * 1988-04-19 1993-07-13 Hitachi Ltd. Semiconductor integrated circuit device with test mode for testing CPU using external signal
KR0136594B1 (ko) * 1988-09-30 1998-10-01 미다 가쓰시게 단일칩 마이크로 컴퓨터
JPH02310786A (ja) * 1989-05-26 1990-12-26 Nec Ic Microcomput Syst Ltd マイクロコンピュータ
JP2612618B2 (ja) * 1989-10-13 1997-05-21 富士通株式会社 半導体集積回路装置
US5157781A (en) * 1990-01-02 1992-10-20 Motorola, Inc. Data processor test architecture
US5087839A (en) * 1990-10-05 1992-02-11 Unisys Corporation Method of providing flexibility and alterability in VLSI gate array chips
US5087953A (en) * 1990-10-05 1992-02-11 Unisys Corporation Flexible gate array system for combinatorial logic
JP2941135B2 (ja) * 1992-01-24 1999-08-25 富士通株式会社 疑似ｌｓｉ装置及びそれを用いたデバッグ装置
US5404526A (en) * 1992-10-20 1995-04-04 Dosch; Daniel G. Improved method for accessing machine state information

Also Published As

Publication number Publication date
JPH06150024A (ja) 1994-05-31
KR0135593B1 (ko) 1998-06-15
US5649219A (en) 1997-07-15

Similar Documents

Publication Publication Date Title
KR910000738B1 (ko) 동작 테스트실행에 적합한 반도체 집적회로
KR890001076A (ko) 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치
KR860002148A (ko) 반도체 집적회로 장치
KR850001566A (ko) 마이크로 컴퓨터
KR870010444A (ko) 데이터 프로세서
KR970062925A (ko) 외부 장치와 인터페이스하는 저 전력 데이터 처리 시스템 및 그것을 위한 방법
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
KR920005169A (ko) 테스트 모드를 지시하기 위한 플래그를 가지는 반도체 메모리
KR940012128A (ko) 마이크로 컴퓨터
KR910020556A (ko) 정보처리장치의 테스트 용이화회로
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR970049539A (ko) 버스 드라이버 고장 검출 시스템
KR100205608B1 (ko) 마이크로컨트롤러 개발 시스템
KR950010943B1 (ko) 마이크로 콘트롤러의 입출력 제어회로
KR200172902Y1 (ko) 스위칭센싱로직
KR920009665B1 (ko) 키매트릭스의 입력신호 판별회로
KR100476555B1 (ko) 피씨메모리카드의 프로그램을 위한 카드지그장치
KR900013407A (ko) 마이크로프로세서의 인터럽트 확장회로
JPH033263A (ja) 半導体集積回路
KR930014004A (ko) 마이크로 프로세서 데벨로프 시스템
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
JPS6235947A (ja) 制御装置
KR890016468A (ko) 반도체 집적회로장치
KR970028568A (ko) 마이크로콘트롤러의 테스트 회로 및 방법
KR950020216A (ko) 신호처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee