KR940009605B1 - 반도체 메모리의 정전방전 보호장치 - Google Patents

반도체 메모리의 정전방전 보호장치 Download PDF

Info

Publication number
KR940009605B1
KR940009605B1 KR1019910016125A KR910016125A KR940009605B1 KR 940009605 B1 KR940009605 B1 KR 940009605B1 KR 1019910016125 A KR1019910016125 A KR 1019910016125A KR 910016125 A KR910016125 A KR 910016125A KR 940009605 B1 KR940009605 B1 KR 940009605B1
Authority
KR
South Korea
Prior art keywords
electrostatic discharge
pins
diffusion regions
impurity diffusion
discharge protection
Prior art date
Application number
KR1019910016125A
Other languages
English (en)
Other versions
KR930006902A (ko
Inventor
유제환
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910016125A priority Critical patent/KR940009605B1/ko
Priority to DE4207010A priority patent/DE4207010C2/de
Priority to GB9207050A priority patent/GB2259606B/en
Priority to JP4077037A priority patent/JPH077820B2/ja
Publication of KR930006902A publication Critical patent/KR930006902A/ko
Application granted granted Critical
Publication of KR940009605B1 publication Critical patent/KR940009605B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

반도체 메모리의 정전방전 보호장치
제 1a 도는 반도체 메모리에 사용되는 정전방전 보호소자의 평면도.
제 1b 도는 상기 정전방전 소자의 단면구조도.
제 2 도는 종래의 정전방전 보호장치의 평면구성도.
제 3 도는 본 발명에 따른 정전방전 보호장치의 평면구성도.
제 4 도는 본 발명의 최적실시예.
본 발명은 반도체 메모리에서 정전방전현상(electrostatic discharge)을 보호하는 장치에 관한 것으로, 특히 복수개의 전원핀들을 가지는 메모리 장치에 사용되는 정전방전 보호장치에 관한 것이다.
반도체 메모리 장치에서는 전원전압 Vcc와 접지전압 Vss를 기본전원으로 하여 사용하고 있다. 이들 전원 공급원들은 메모리칩에 부착된 핀을 통하여 칩내부로 공급된다. 반도체 메모리 장치의 동작전원은 저전력 및 고집적화의 추세에 따라 더 작은 전압에서 동작되도록 개량되고 있다. 상기 전원핀들은 칩외부로 노출되어 있기 때문에, 외부의 정전기등에 의한 악영향을 받기 쉽다. 이 경우에는 전원핀에 전원잡음이 발생하여 칩내부의 동작에 직접적으로 영향을 끼치게 된다. 이러한 현상을 정전방전(electrostatic discharge)이라고 하며, 이는 씨모오스메모리칩등에서는 고유한 특성으로 알려져 있다. 상기 정전방전에 의한 칩내부에서의 전원잡음을 억제하기 위해서는, 정전방전에 의하여 유기된 전원핀에서의 스트레스 전류가 칩내부로 유입되지 않도록 다른 경로를 통하여 흘려보내야 한다. 정전방전현상에 관하여는 개시된 논문(Transaction of Electron Device, 1988.8, 2133면)을 통하여 자세히 알아볼 수 있다.
제 1 도는 알려져 있는 정전방전소자의 구조를 보여준다(국내 특허 출원된 특허 91-1128호를 보라). 제 1a 도의 평면도와 (b)의 단면구조도를 참조하면, 전원전압 Vcc과 접지전압 Vss에 연결된 금속배선(21) 및 (31)의 하부에는 n+확산영역(20) 및 (30)이 각각 형성되어 있다. 또한 입력핀(1)과 연결된 금속 배선(11)도 마찬가지 형태로 그 하부의 n+확산영역(10)에 접속영역(12)를 통하여 접속되어 있다. 상기 3개의 n+확산영역들(10,20,30)은 기판(11)상의 필드산화막(12)에 의하여 서로 이격되어 있다. 여기서 상기 기판(11)은 반도체장치 또는 메모리 장치가 형성되어 있는 모놀리틱 기판임을 알아두기 바란다. 상기 확산 영역들은 n-형의 도전형을 가지는 웰내에 형성될 수도 있다. 상기 n+확산영역들(10,20,30)은 해당하는 핀에 스트레스 전류가 유입되었을 때, 펀치스루우현상을 이용하여 상기 스트레스 전류를 흘려주기 위하여 존재하는 것들이다. 예를들면, 전원전압단에 스트레스 전류가 발생하면, 상기 전원전압단 Vcc의 금속배선(21)의 하부에 있는 n+확산영역(20), 금속배선(31)의 하부에 있는 n+확산영역(30)을 통하여 상기 스트레스 전류는 빠져나가게 된다. 즉 확산영역간의 펀치스루우현상을 이용한 것이다.
상기 제 1 도에 도시된 정전방전 소자를 메모리칩에 사용한 종래의 일례가 제 2 도에 도시되어 있다. 이는 도시바(주)와 삼성전자(주)에서 설계한 64K×16DRAM에서 입출력핀의 각 정전방전 보호소자에 공급되는 전원들의 구성을 나타낸 것이다. 도시된 바와 같이, 제 2 도의 구성도에서는 3개의 전원전압핀(Vcc1, Vcc2, Vcc3)과 3개의 접지전압핀(Vss1, Vss2, Vss3)과 4개의 입출력핀(P1,P2,P3,P4)이 있다. 상기 각각의 입출력핀에는 제 1 도에 개시된 정전방전 보호소자(200a,200b,200c,200d)이 제 1 도와 같은 형태로 연결되어 있다. 제1입출력핀(P1)에 연결된 제1정전방전 보호소자(200a)는 제1전원 및 접지전압핀(Vcc1) (Vss1)에만 연결되어 있다. 제2입출력핀(P2)에 연결된 제2정전방전 보호소자(200b)에는 제2접지전압핀(Vss2)과 제3전원전압핀(Vcc3)이 연결되어 있다. 또한 상기 제2정전방전 보호소자(200b)는 제3정전방전 보호소자(200c)에 연결되어 있다. 한편, 제3입출력핀(P3)에 연결된 제3정전방전 보호소자(200c)에는 제3접지전압핀(Vss3)과 제4정전방전 보호소자(P4)가 연결되어 있다. 제4입출력핀(P4)에 연결된 상기 제4정전방전 보호소자(200d)에는 제2전원전압핀(Vss3)이 연결되어 있다.
여기서 상기 정전방전 보호소자와 전원 및 접지전압핀 사이의 연결은 제 1 도에 도시된 형태로 됨을 알아 두기 바란다. 이와 같은 종래의 구성에서는, 제1전원전압핀(Vcc1)과 제1접지전압핀(Vss1)에 대해서는 제1정전방전 보호소자(200a)를 통하여 정전방전 보호기능을 수행할 수 있으나, 다른 전원핀들, 즉 제2전원 및 접지전압핀(Vcc2) (Vss2), 제3전원 및 접지전압핀(Vcc3) (Vss3)에 대해서는 펀치스루우 경로가 존재하지 않기 때문에 정전방전 보호기능이 불가능함을 알 수 있다. 또한, 제2정전방전 소자(200b)는 제2접지전압핀(Vss2)와 제3전원전압핀(Vcc3)에 대해서는 보호가 가능하나, 제1접지전압핀(Vss1), 제1전원전압핀(Vcc1), 제2전원전압핀(Vcc2), 제3접지전압핀(Vss3), 제3전원전압핀(Vcc3)에 대해서는 보호기능을 수행할 수 없다. 마찬가지로, 제3정전방전 소자(200c)는 제3접지전압핀(Vss3)와 제3전원전압핀(Vss3)에 대해서는 가능하지만 그외의 전원핀들에 대해서는 정전방전 보호가 불가능하고, 제4정전방전 보호소자(200d)는 제2전원전압핀(Vcc2)와 제3접지전압핀(Vss3)에 대해서만 보호가 가능하다. 고집적 메모리 장치에서 여러개의 전원핀들을 사용하는 경우에는 모든 핀들사이에 정전방전에 의한 스트레스현상이 유기될 수 있기 때문에, 어느핀에 스트레스가 발생하더라도 이를 보호해 줄 수 있도록 하여야 한다.
그러나 상술한 바와 같이, 제 2 도의 종래의 구성에서는 모든 전원핀들에 대한 정전방전 보호기능이 불가능한 문제가 있는 것이다.
따라서 본 발명의 목적은 다수 개의 전원핀들을 채용하는 반도체 장치에 있어서 모든 핀들에 대하여 정전방전 보호가 가능한 장치를 제공함에 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명은, 입출력핀과 전원전압핀들 및 접지전압핀들을 복수개 갖는 반도체 장치가 집적된 기판과, 상기 기판에 형성되고 상기 복수개의 입출력핀들에 각각 접속된 복수개의 제1불순물확산 영역들과, 상기 복수개의 전원전압핀들에 공통으로 접속하며 상기 기판에 형성되며 상기 복수개의 제1불순물확산 영역들과는 이격된 복수개의 제2불순물확산 영역들과, 상기 복수개의 접지전압핀들에 공통으로 접속하며 상기 기판에 형성되며 상기 복수개의 제1불순물확산 영역들 및 제2불순물확산 영역들과는 이격된 복수개의 제3불순물확산 영역들로 구성됨을 특징으로 한다. 상기 불순물 영역들은 기판과의 펀치스루에 의해 입력핀 및 접지전압핀 그리고 전원전압핀에 야기된 정전방전을 해소시키는 동작을 갖는다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제 3 도는 본 발명에 따른 정전보호 장치의 구성형태를 보여준다. 설명의 편의상, 메모리칩(400)에서 정전보호 기능에 관여하지 않는 부분들은 도시하지 않았다. 도시된 바와 같이, 모든 전원 및 접지전압핀들(Vcc1, Vcc2, Vcc3, Vss1, Vss2, Vss3)과 정전방지 소자들(200e,200f,200g,200h)이 공통으로 연결되어 있다. 제1 내지 제3전원전압핀 Vcc1,Vcc2 및 Vcc3는 제1 내지 제4정전방전 보호소자들(200e,200f,200g,200h)의 n+확산영역[제 1 도의 30]에 접지전압용 금속배선(31)을 통하여 공통으로 연결되어 있으며, 제1 내지 제 3 접지전압핀 Vss1, Vss2 및 Vss3는 제1 내지 제 4 정전방전 보호소자들(200e, 200f, 200g, 200h)의 n+확산 영역[제 1 도의 20]에 접지전압용 금속배선(21)을 통하여 공통으로 연결되어 있다. 따라서, 메모리칩(400)내의 모든 전원핀과 칩내의 모든 정전방전 보호소자들 사이에 펀치스루 통로가 형성될 수 있기 때문에, 하나의 전원핀 또는 모든 전원핀들에 스트레스가 유기되더라도 어느경우에나 정전방전에 대한 보호기능을 수행할 수 있음을 알 수 있다. 상기 전원핀들의 갯수가 더 많이 칩내에 설치되더라도 마찬가지이다. 제 4 도는 상기 제 3 도에 따른 일실시예를 보여준다. 본 발명의 실시예는 16M DRAM에 대하여 적용하기로 한다. 20개의 입출력핀에 각각 제 1 도와 같은 형태로 연결된 20개의 정전방전 소자들(201,202,…,220)의 모두는 전원 및 접지전압핀들(Vcc1,Vcc2, Vss1, Vss2)에 공통으로 연결되어 있다. 그래서, 전원핀들 중 어느 하나에 스트레스가 유기되거나, 복수개 또는 모든 전원핀들에 스트레스가 발생하더라도 그 위치에 상관없이 정전방전 보호동작을 할 수 있다. 제 4 도의 실시예에서는 4개의 전원핀에 대한 경우를 설명하였으나, 전원핀이 몇 개가 되더라도 본 발명에 따라 구성할 수 있을 것이다. 단 이 경우에, 정전방전 소자와 전원핀들을 연결하는 경우에, 전원잡음에 따른 영향을 최소로 하기 위하여 정전방전 소자에 연결되는 전원선의 두께를 최적화 하여야 할 것이다.
상술한 바와 같이, 본 발명은 반도체 메모리 장치에서 하나 또는 모든 전원핀들에 유기되는 정전방전에 의한 스트레스를 일괄적으로 보호할 수 있으므로, 정전방전에 의한 전원잡음에 대하여 보다 안전하고 신뢰성 있는 반도체 메모리 장치를 실현시키는 효과가 있다.

Claims (10)

  1. 복수개의 입출력핀들과 복수개의 전원전압핀들 및 접지전압핀들을 가지는 반도체 장치에 있어서, 상기 반도체 장치가 집적된 기판과, 상기 기판에 형성되고 상기 복수개의 입출력핀들에 각각 접속된 복수개의 제1불순물확산 영역들과, 상기 복수개의 전원전압핀들에 공통으로 접속하며 상기 기판에 형성되며 상기 복수개의 제1불순물확산 영역들과는 이격된 복수개의 제2불순물확산 영역들과, 상기 복수개의 접지전압핀들에 공통으로 접속하며 상기 기판에 형성되며 상기 복수개의 제1불순물확산 영역들 및 제2불순물확산 영역들과는 이격된 복수개의 제3불순물확산 영역들로 구성됨을 특징으로 하는 정전방전 보호장치.
  2. 제 1 항에 있어서, 상기 제1,제2 및 제3불순물확산 영역들이 동일한 도전형을 가짐을 특징으로 하는 정전방전 보호장치.
  3. 복수개의 입출력핀들과 복수개의 전원전압핀들 및 접지전압핀들을 가지는 반도체 장치에 있어서, 상기 반도체 장치가 집적된 제1도전형의 반도체 기판과, 상기 반도체 기판에 형성되고 상기 복수개의 입출력 핀들에 각각 접속된 복수개의 제2도전형의 제1불순물확산 영역들과, 상기 반도체 기판에 형성되고 상기 복수개의 전원전압핀들에 공통으로 접속된 복수개의 제2도전형의 제2불순물확산 영역들과, 상기 반도체 기판에 형성되고 상기 복수개의 접지전압핀들에 공통으로 접속된 복수개의 제2도전형의 불순물확산 영역들과, 상기 기판에 형성되고 상기 제1,제2 및 제3불순물확산 영역들을 서로 소정거리 이격시키는 필드산화막들로 구성됨을 특징으로 하는 정전방전 보호장치.
  4. 제 3 항에 있어서, 상기 제1불순물확산 영역들이 금속에 의하여 상기 입출력핀들에 접속됨을 특징으로 하는 정전방전 보호장치.
  5. 제 3 항에 있어서, 상기 제2불순물확산 영역들이 금속에 의하여 상기 전원전압핀들에 접속됨을 특징으로 하는 정전방전 보호장치.
  6. 제 3 항에 있어서, 상기 제3불순물확산 영역들이 금속에 의하여 상기 접지전압핀들에 접속됨을 특징으로 하는 정전방전 보호장치.
  7. 제 3 항에 있어서, 상기 제1,제2 또는 제3불순물확산 영역들의 각각이 제2도전형의 웰내에 형성됨을 특징으로 하는 정전방전 보호장치.
  8. 복수개의 입출력핀들과 복수개의 전원전압핀들 및 접지전압핀들과 정전방전 소자를 가지는 반도체 장치에 있어서, 상기 복수개의 입출력핀들이 상기 정전방전 소자에 각각 연결되어 있고, 상기 복수개의 전원전압핀들이 공통으로 상기 정전방전 소자에 열결되고, 상기 복수개의 접지전압핀들이 공통으로 상기 정전방전 소자에 연결되어 있음을 특징으로 하는 정전방전 보호장치.
  9. 제 8 항에 있어서, 상기 복수개의 전원전압핀들이 금속배선을 통하여 상기 정전방전 소자에 공통으로 연결됨을 특징으로 하는 정전방전 보호장치.
  10. 제 8 항에 있어서, 상기 복수개의 접지전압핀들이 금속배선을 통하여 상기 정전방전 소자에 공통으로 연결됨을 특징으로 하는 정전방전 보호장치.
KR1019910016125A 1991-09-16 1991-09-16 반도체 메모리의 정전방전 보호장치 KR940009605B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019910016125A KR940009605B1 (ko) 1991-09-16 1991-09-16 반도체 메모리의 정전방전 보호장치
DE4207010A DE4207010C2 (de) 1991-09-16 1992-03-05 Schutzvorrichtung gegen elektrostatische Entladung in einer Halbleiter-Speicher-Vorrichtung
GB9207050A GB2259606B (en) 1991-09-16 1992-03-31 Electrostatic discharge protection device in semiconductor memory
JP4077037A JPH077820B2 (ja) 1991-09-16 1992-03-31 半導体装置の静電気放電保護装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910016125A KR940009605B1 (ko) 1991-09-16 1991-09-16 반도체 메모리의 정전방전 보호장치

Publications (2)

Publication Number Publication Date
KR930006902A KR930006902A (ko) 1993-04-22
KR940009605B1 true KR940009605B1 (ko) 1994-10-15

Family

ID=19319990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016125A KR940009605B1 (ko) 1991-09-16 1991-09-16 반도체 메모리의 정전방전 보호장치

Country Status (4)

Country Link
JP (1) JPH077820B2 (ko)
KR (1) KR940009605B1 (ko)
DE (1) DE4207010C2 (ko)
GB (1) GB2259606B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031669A (ja) * 2001-07-13 2003-01-31 Ricoh Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100550A (ja) * 1982-11-30 1984-06-09 Mitsubishi Electric Corp 半導体装置
JPS6153761A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd 半導体装置
JPH0793361B2 (ja) * 1987-04-17 1995-10-09 日本電気株式会社 半導体入力保護装置
US4819047A (en) * 1987-05-15 1989-04-04 Advanced Micro Devices, Inc. Protection system for CMOS integrated circuits
US4870530A (en) * 1988-06-27 1989-09-26 Advanced Micro Devices, Inc. Electrostatic discharge protection circuitry for any two external pins of an I.C. package
JPH02111064A (ja) * 1988-10-20 1990-04-24 Nec Corp モノリシックｉｃの静電破壊保護回路
JPH061802B2 (ja) * 1989-03-14 1994-01-05 株式会社東芝 半導体装置
JPH065705B2 (ja) * 1989-08-11 1994-01-19 株式会社東芝 半導体集積回路装置
JPH03180052A (ja) * 1989-12-08 1991-08-06 Nec Corp 半導体集積回路
KR920015549A (ko) * 1991-01-23 1992-08-27 김광호 반도체소자의 정전방전 보호장치

Also Published As

Publication number Publication date
KR930006902A (ko) 1993-04-22
JPH077820B2 (ja) 1995-01-30
GB9207050D0 (en) 1992-05-13
GB2259606A (en) 1993-03-17
DE4207010A1 (de) 1993-03-25
JPH05129526A (ja) 1993-05-25
GB2259606B (en) 1996-01-17
DE4207010C2 (de) 1999-01-14

Similar Documents

Publication Publication Date Title
US10366980B2 (en) Semiconductor integrated circuit device
US5760446A (en) Electrostatic discharge structure of semiconductor device
US5594265A (en) Input protection circuit formed in a semiconductor substrate
KR20070026165A (ko) 전원 및 접지배선 아래에 디커플링 캐패시터를 구비하는집적 회로
US6043539A (en) Electro-static discharge protection of CMOS integrated circuits
KR100222078B1 (ko) 최소면적에 형성되는 정전기 보호 회로
KR940009605B1 (ko) 반도체 메모리의 정전방전 보호장치
JP7099679B2 (ja) 静電気放電保護デバイス
US6617650B1 (en) Electrostatic discharge protection device
US6583475B2 (en) Semiconductor device
US6757148B2 (en) Electro-static discharge protection device for integrated circuit inputs
US20020060345A1 (en) Esd protection circuit triggered by low voltage
US4876583A (en) Radiation-induced substrate photo-current compensation apparatus
JPS6239045A (ja) 半導体集積回路の入力保護回路
KR100283972B1 (ko) 반도체 집적 회로
KR100494143B1 (ko) 반도체장치의 필드트랜지스터 구조
KR100308074B1 (ko) 집적회로
TW437050B (en) Electrostatic discharge protection circuit for integrated circuit
KR100261256B1 (ko) 집적회로 보호용 회로구성
JP3006627B2 (ja) 過電圧保護回路
KR960002096B1 (ko) 정전 방전 보호 기능을 가지는 반도체 장치
US7608897B2 (en) Sub-surface region with diagonal gap regions
KR920700477A (ko) Mos 소자용 과전압에 대한 보호회로
JP2878765B2 (ja) 半導体装置
JPS61263262A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee