KR940008824A - 복수로보트의 동시제어방법 - Google Patents

복수로보트의 동시제어방법 Download PDF

Info

Publication number
KR940008824A
KR940008824A KR1019920018726A KR920018726A KR940008824A KR 940008824 A KR940008824 A KR 940008824A KR 1019920018726 A KR1019920018726 A KR 1019920018726A KR 920018726 A KR920018726 A KR 920018726A KR 940008824 A KR940008824 A KR 940008824A
Authority
KR
South Korea
Prior art keywords
data
setting
shared memory
memory
checking
Prior art date
Application number
KR1019920018726A
Other languages
English (en)
Other versions
KR0161003B1 (ko
Inventor
김진기
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019920018726A priority Critical patent/KR0161003B1/ko
Publication of KR940008824A publication Critical patent/KR940008824A/ko
Application granted granted Critical
Publication of KR0161003B1 publication Critical patent/KR0161003B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25J—MANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
    • B25J13/00—Controls for manipulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Robotics (AREA)
  • Mechanical Engineering (AREA)
  • Numerical Control (AREA)
  • Manipulator (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 복수로 구성된 로보트의 동시제어방법에 관한 것으로, 공유메모리안에 있으면서 세머포어함수 P(S) 및 V(S)의 정수변수인 S의 초기치를 설정하는 단계와, 통신데이터를 생성하는 단계, 공유메모리내의 비어있는 메모리영역을 확인하여 데이터를 메모리에 저장하고 유효한 데이터수의 증가를 전달하는 단계와, 유효한 데이터의 유무를 확인하여 데이터를 꺼낸 후 비어있는 슬롯수를 1개씩 증가시키는 단계와, 데이터를 소비하여 동기화된 동작을 구현시키는 단계로 이루어져 상호 배제 원칙에 의거한 공유메모리의 억세스를 행함으로써 프로세서간에 데이터 통신이 이루어지며 로보트간의 정확한 동기화 동작이 이루어질 수 있도록 한다.

Description

복수로보트의 동시제어방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 동시제어방법을 구현하는 프로세서 구성도.
제3도는 제2도에 도시된 프로세서를 이용하여 통신데이터를 생성하는 과정을 설명한 플로우챠트.
제4도는 제2도에 도시된 프로세서를 이용하여 통신 데이터를 이용하는 과정을 설명한 플로우챠트.

Claims (1)

  1. 복수개로 구성된 로보트의 제어방법에 있어서, 공유메모리안에 있으면서 세머포어 함수P(S) 및 V(S)의 정수변수인 S의 초기치를 설정하여 복수개의 프로세서가 동시에 사용되지 않도록 크리티컬 섹션을 형성하는 단계와, 상기 크리티컬 섹션이 형성된 상태에서 로보트를 동작시키기 위한 통신데이터를 생성하는 단계와, 공유메모리(2)내의 비어있는 메모리영역을 확인한 후 뮤우트세머포어 플래그를 0으로하여 메모리내에 상기 통신 데이터의 서입을 가능하게 하는 단계와, 상기 통신 데이터의 서입이 종료됨을 판별한 후에 세머포어플래그를 1로하여 타 데이터의 서입을 배제하는 단계와, 상기 공유메모리(2)에 저장된 데이터의 양을 확인한 후 데이터의 독출 과정으로 전환하는 단계와, 뮤우트세머포어 플래그를 0으로하여 상기 공유메모리(2)에서 상기 데이터를 독출하는 단계와, 데이터의 독출이 완료됐음을 판별하고 뮤우트 세머포어 플래그를 1로하여 타프로세서에 의한 데이터의 독출을 배제하는 단계와, 상기 독출된 데이터를 이용하여 동기화된 동작을 구현하는 단계로 이루어지는 것을 특징으로 하는 복수로보트의 동시제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018726A 1992-10-12 1992-10-12 복수로보트의 동시제어방법 KR0161003B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920018726A KR0161003B1 (ko) 1992-10-12 1992-10-12 복수로보트의 동시제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920018726A KR0161003B1 (ko) 1992-10-12 1992-10-12 복수로보트의 동시제어방법

Publications (2)

Publication Number Publication Date
KR940008824A true KR940008824A (ko) 1994-05-16
KR0161003B1 KR0161003B1 (ko) 1998-12-15

Family

ID=19341008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018726A KR0161003B1 (ko) 1992-10-12 1992-10-12 복수로보트의 동시제어방법

Country Status (1)

Country Link
KR (1) KR0161003B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10792813B1 (en) 2018-04-26 2020-10-06 X Development Llc Managing robot resources
US11526823B1 (en) 2019-12-27 2022-12-13 Intrinsic Innovation Llc Scheduling resource-constrained actions

Also Published As

Publication number Publication date
KR0161003B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
GB1474280A (en) Field addressing system
ATE253755T1 (de) Personalisierung einer interaktiven unterhaltung
KR950016066A (ko) 공유 메모리를 갖는 디지탈 프로세서 및 비터비 디코더를 구비하는 집적회로
US3806883A (en) Least recently used location indicator
KR960005605A (ko) 반도체 기억장치
GB1482688A (en) Storage configuration comprising a main store and a buffer store
EP0353610A3 (en) Multiplexing apparatus
KR860004349A (ko) 시이퀀스 제어기의 프로세스 입출력장치
KR900702742A (ko) 디지틀 타임스위치를 구비한 광대역 접속장치를 관통 접속시키는 방법 및 장치
KR940008824A (ko) 복수로보트의 동시제어방법
KR830010423A (ko) 데이터 처리 시스템의 데이터 교환방식
JPS55134442A (en) Data transfer unit
JPS5919290A (ja) 共用メモリシステム
KR830009525A (ko) 기억 영역 재편성 방식
KR920007187A (ko) 반도체 기억장치
KR910020742A (ko) 반도체기억 시스템
GB1125332A (en) Data handling system
JPS5745658A (en) Data storage system
KR890015119A (ko) 데이타 처리기
JPS6431238A (en) System for controlling store buffer
JPS6478361A (en) Data processing system
KR100199477B1 (ko) 절약된 메모리를 갖는 전자제어 시스템 및 메모리 절약 방법
KR910006792B1 (ko) 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로
KR890004238A (ko) 순차접근 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050727

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee