KR940007817B1 - Video caption editing board for ibm-pc - Google Patents

Video caption editing board for ibm-pc Download PDF

Info

Publication number
KR940007817B1
KR940007817B1 KR1019920000307A KR920000307A KR940007817B1 KR 940007817 B1 KR940007817 B1 KR 940007817B1 KR 1019920000307 A KR1019920000307 A KR 1019920000307A KR 920000307 A KR920000307 A KR 920000307A KR 940007817 B1 KR940007817 B1 KR 940007817B1
Authority
KR
South Korea
Prior art keywords
vram
video
signal
signals
subtitle
Prior art date
Application number
KR1019920000307A
Other languages
Korean (ko)
Other versions
KR930016853A (en
Inventor
변대규
Original Assignee
주식회사 건인
변대규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 건인, 변대규 filed Critical 주식회사 건인
Priority to KR1019920000307A priority Critical patent/KR940007817B1/en
Publication of KR930016853A publication Critical patent/KR930016853A/en
Application granted granted Critical
Publication of KR940007817B1 publication Critical patent/KR940007817B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Studio Circuits (AREA)

Abstract

The video cut-in editing board includes a digital decoder for separating one of first and second video signals to a Y signal (a light and darkness signal) and a UV signal (a color difference signal), a digital-to-analog converter for producing Y, U and V signals of an analog form, a memory controller for performing interface etc. with a video RAM, a buffer for transmitting the Y signal to the video RAM, a video RAM DAC for generating the Y, U and V signals of a character, an analog multiplexer for switching a cut-in dot signal, and an encoder for generating the video signal by modulating the Y, U and V signals, thereby simplifying a circuit.

Description

IBM-PC용 비디오자막편집보드Video Subtitle Editing Board for IBM-PC

제 1 도는 본발명의 IBM-PC용 비디오자막편집보드의 전체 블럭다이아그램.1 is an overall block diagram of a video subtitle editing board for IBM-PC of the present invention.

제 2 도는 본발명의 IBM-PC용 비디오자막편집보드에서의 오버레이제어의 원리를 도시하는 블럭도.2 is a block diagram showing the principle of overlay control in the video subtitle editing board for IBM-PC of the present invention.

제 3 도는 본발명의 IBM-PC용 비디오자막편집보드의 스크롤의 원리를 도시하는 설명도.3 is an explanatory diagram showing the principle of scrolling of a video subtitle editing board for IBM-PC of the present invention.

제 4 도는 본발명의 IBM-PC용 비디오자막편집보드의 패닝원리를 도시하는 설명도.4 is an explanatory diagram showing a panning principle of a video subtitle editing board for IBM-PC of the present invention.

제 5 도는 본발명의 IBM-PC용 비디오자막편집보드의 패닝레지스터의 구성 및 작동원리를 설명하는 설명도.5 is an explanatory diagram for explaining the configuration and operation principle of the panning register of the video subtitle editing board for IBM-PC of the present invention.

제 6 도는 본발명의 IBM-PC용 비디오자막편집보드의 도트매트 릭스맵을 도시하는 설명도.6 is an explanatory diagram showing a dot matrix map of a video subtitle editing board for IBM-PC of the present invention.

제 7 도는 본발명의 IBM-PC용 비디오자막편집보드의 레지스터의 구성을 도시하는 설명도.7 is an explanatory diagram showing a configuration of a register of a video subtitle editing board for IBM-PC of the present invention.

제8a도 내지 f도는 본발명의 IBM-PC용 비디오자막편집보드의 전체회로도.8A to 8 are overall circuit diagrams of a video subtitle editing board for IBM-PC of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 디지탈디코더 2 : 디지탈아날로그컨버터1: Digital Decoder 2: Digital Analog Converter

3 : 메모리콘트롤러 4 : 버퍼3: memory controller 4: buffer

본발명은 IBM-PC용 비디오자막편집보드(Board)에 관한 것으로서 일반적으로 널리 보급되어 있는 미국 IBM사의 개인용 컴퓨터기종과 호환성이 있는 개인용 컴퓨터에 장착하여 비디오화면에 자막을 형성하는 것에 관한 것이다.The present invention relates to a video subtitle editing board (Board) for the IBM-PC and to form a caption on a video screen by mounting on a personal computer compatible with a personal computer model of the United States IBM generally widely spread.

본 비디오자막편집보드는 IBM-PC/XT, AT, 386 PC기종의 버스(Bus)에 장착하는 보드로서 비디오 무비카메라 또는 VCR로부터 입력신호를 받아 보드내에서 발생된 자막신호와 섞은후 다시 VCR에 녹화 또는 TV로 볼 수 있도록 한다.This video subtitle editing board is mounted on the bus of IBM-PC / XT, AT, 386 PC type. It receives the input signal from video movie camera or VCR, mixes it with the subtitle signal generated in the board, and then returns to the VCR. Make it available for recording or TV.

이러한 기술은 그 응용분야가 광범위한 것으로서 일반적인 비디오 프로덕션에서의 화면상의 한글 번역 자막 삽입용, 비디오 무비카메라로 찍은 각종 행사 촬영 테이프의 자막삽입용, TV 방송 혹은 그 녹화물에 대한 자막 삽입용, 유선 방송 시스템의 각종 안내 자막 삽입용, 각종 행사장에서 대형 TV를 사용한 각종 안내 방송의 자막처리등에 광범위하게 사용할 수 있는 것이다.This technology has a wide range of applications, such as inserting subtitles of Korean translation on the screen in general video production, inserting subtitles of various event recording tapes taken by video movie cameras, inserting subtitles for TV broadcasts or recordings thereof, and cable broadcasting systems. It can be used for inserting various subtitles of guides and processing subtitles of various announcements using large TV at various event venues.

특히 본발명의 IBM-PC용 비디오자막편집보드는 이하의 상세한 설명에서 상술하는 기능을 갖는 메모리 콘트롤러를 이용하여 회로의 단순화, 저가격화, 고신뢰화 및 고생산성을 실현하고자 한다.In particular, the video subtitle editing board for the IBM-PC of the present invention seeks to realize circuit simplification, low cost, high reliability and high productivity by using a memory controller having the functions described in the detailed description below.

이하의 부수된 도면과 함께 본발명의 IBM-PC용 비디오자막편집보드를 상세하게 설명한다.The subtitle editing board for IBM-PC of the present invention will be described in detail with the accompanying drawings below.

제 1 도에 본 보드의 전체 블럭도가 도시되어 있으며 각 블럭별 동작은 다음과 같다.The entire block diagram of the board is shown in FIG. 1. The operations of each block are as follows.

* 디지탈디코더(Digital Decoder : 1)* Digital Decoder (1)

비데오신호 1과 비데오신호 2중에서 하나의 신호를 y신호(명암신호)와 UV신호(색차신호)로 분리한다. 분리된 신호는 디지탈 형태로 나온다.One of the video signal 1 and the video signal 2 is separated into a y signal (contrast signal) and a UV signal (color difference signal). The separated signal comes in digital form.

* 디지탈-아날로그컨버터(D/A Converter : 2)Digital-to-analog converter (D / A Converter: 2)

디지탈신호인 Y신호, UV신호를 받아 아날로그형태의 Y신호, U신호, V신호를 만든다.It receives analog Y signal and UV signal to make analog Y signal, U signal and V signal.

* 메모리콘트롤러(Memory Controller : 3)* Memory Controller (3)

IBM-PC와 자막 데이타를 수록하는 VRAM(5)과의 인터페이스, VRAM(5) 억세스에 필요한 RAS, CAS, OE, WE 신호의 발생, VRAM(5) 읽기, 쓰기 전송, VRAM(5)의 리프레쉬화, 영상 신호와 자막 도트신호와의 멀티플렉서 제어등을 수행한다.Interface between the VRAM (5) containing the IBM-PC and subtitle data, generation of RAS, CAS, OE and WE signals required for VRAM (5) access, VRAM (5) read, write transfer, refresh of VRAM (5) Multiplexer control between video, video signal and subtitle dot signal is performed.

제어레지스터(Control Register)는 4개가 있으며 각 레지스터의 비트(bit) 할당은 제 7 도에 도시된 바와 같이 레지스터 0(＄3E8)에 각각 다음과 같이 이루어진다.There are four control registers. The bit allocation of each register is performed in register 0 (# 3E8) as shown in FIG.

가) Grab : 0=Freeze, 메모리에 저장된 자막 데이타를 화면에 표시.A) Grab: 0 = Freeze, to display the subtitle data stored in memory on the screen.

1=Grab, 비데오입력으로 들어오는 신호중에서 명암 데이타의 상위 4비트를 받아들인다.1 = Grab, accepts the top four bits of the contrast data from the video input.

나) PageSel : 512*240 모드에서 Even 또는 Odd field중에서 하나의 field를 선택한다.B) PageSel: Select one field among Even or Odd field in 512 * 240 mode.

0=Even Field0 = Even Field

1=Odd Field1 = Odd Field

다) Res-Sel : 0=512*240 해상도C) Res-Sel: 0 = 512 * 240 resolution

1=512*480 해상도1 = 512 * 480 resolution

라) BankSel : 호스트로의 억세스하는 경우의 뱅크를 선택한다.D) BankSel: Select the bank for access to the host.

0=Bank 00 = Bank 0

1=Bank 11 = Bank 1

마) Buf : 오버레이 불능의 경우에 VRAM(5) 버퍼 또는 비디오입력 선택.E) Buf: Select VRAM (5) buffer or video input when overlay is not available.

0=비디오입력0 = video input

1=VRAM(5) 버퍼1 = VRAM (5) buffer

바) Ovl-ena : 0=버퍼비트에 따라서 VRAM(5) 내용 또는 비디오 입력을 출력한다.F) Ovl-ena: 0 = output the VRAM (5) content or video input according to the buffer bit.

1=자막을 비디오 입력위에 오버레이한다.1 = Overlay the subtitles on the video input.

제 2 도는 자막이 비디오입력위에 오벌이(Overlay : 중첩 )되는 원리를 설명하는 것으로서 VRAM(5)에서는 Grab=0 일때 항상 4비트의 데이타가 나온다. 4비트의 데이타가 모두 0일때는 출력영상을 비데오입력을 선택하고 4비트의 데이타중에서 하나라도 0이 아닌 것이 있으면 RAMDAC(8)에서 나오는 자막 출력이 출력영상으로 나간다.FIG. 2 illustrates the principle that the subtitles are overlaid on the video input. In VRAM 5, 4-bit data always comes out when Grab = 0. When all four bits of data are zero, the video input is selected as the output image. If any of the four bits of data is non-zero, the subtitle output from the RAMDAC 8 goes to the output image.

레지스터 1(＄3E9)는 실제 화면에서의 시작라인을 VRAM(5) 내부에서 어떤 line으로 할 것인지를 정한다.Register 1 (# 3E9) determines which line in the VRAM 5 is the start line on the actual screen.

이것은 제 3 도와 같이 도식적으로 설명할 수 있다.This can be explained graphically as in the third diagram.

레지스터 1이 n의 값을 가지고 있다면 n번째 line이 실제 화면에서는 제일 처음에 나타난다. 그후 255번째 line까지 실제 화면에 나타나고 그후의 실제 화면은 VRAM(5)의 0번째 line에서부터 표시된다.If register 1 had a value of n, the nth line would appear first on the screen. Thereafter, up to the 255th line is displayed on the actual screen, and the subsequent actual screen is displayed from the 0th line of the VRAM 5.

레지스터 2(＄3EA,＄3EB)는 9비트로 이루어져 있으며 패닝시작 line을 지정한다. 이것은 제 4 도 내지 5도와 같이 설명할 수 있다.Register 2 (# 3EA, # 3EB) consists of 9 bits and specifies the panning start line. This can be explained as Figs.

레지스터 2가 n의 값을 가지고 있다면 n번째 행이 실제 화면에서는 제일 처음에 나타난다. 그후 512번째 행까지 실제 화면에 나타나고 그후의 실제 화면은 VRAM(5)의 0번째 행부터 표시된다.If register 2 had a value of n, the nth row would appear first on the screen. Thereafter, up to the 512th row is displayed on the actual screen, and the subsequent actual screen is displayed from the 0th row of the VRAM 5.

* 버퍼(Buffer : 4)타이틀 편집 기능을 위해 Y신호가 VRAM(5)으로 전달되도록 한다.* Buffer (Buffer 4) Allows Y signal to be transferred to VRAM (5) for Title Edit function.

* RAMDAC(8) : 자막 표시를 위해 글자의 Y,U,V신호를 발생.* RAMDAC (8): Generate Y, U, V signal of letters for displaying subtitles.

* 아날로그멀티플렉서(Analog Mux : 6) : 자막을 배경 영상위에 표시하기 위해 자막 도트신호를 스위칭한다.Analog Multiplexer (Analog Mux 6): Switches the closed caption dot signal to display the closed captions on a background image.

* 엔코더(Encoder : 7) Y,U,V 신호를 변조하여 다시 비디오 신호로 만든다.Encoder (7) Modulates the Y, U, and V signals to produce a video signal.

여기에서 VRAM(5)은 자막의 데이타를 갖는 메모리이며 각 도트당 4비트씩으로 이루어져 있고 총 128K 바이트의 용량을 가지며 각 도트별 어드레스맵은 제 6 도와 같다.Here, the VRAM 5 is a memory having subtitle data, which is composed of 4 bits per dot, has a total capacity of 128K bytes, and the address map for each dot is the same as the sixth degree.

결과적으로 1바이트를 억세스하면 2도트를 억세스하는 것이되며 이것은 디스크에 저장된 자막 데이타를 빠른 속도로 옮길 수 있게 해준다.As a result, accessing 1 byte means accessing 2 dots, which makes it possible to quickly transfer subtitle data stored on disk.

이러한 구성에 의하여 이루어지는 본발명의 IBM-PC용 비디오자막편집보드에서의 사양은,The specification of the video subtitle editing board for IBM-PC of this invention made by such a structure is

해상도 : 512*480(자막 해상도)Resolution: 512 * 480 (Subtitle Resolution)

입력신호 : RS-170, 2개Input signal: RS-170, 2 pcs

출력신호 : RS-170, 1개Output signal: RS-170, 1 piece

* 자막 색상수 : 15색상* Subtitle color number: 15 colors

자막 도트클록 : 10.125MHZ Subtitle Dot Clock: 10.125MH Z

직접어드레스매핑(Direct address Mapping)Direct address mapping

제어레지스터(Control register) : ＄3E8Control register: 3E8

화면 휴(Hue) 조절Screen Hue Adjustment

디지탈 방식의 이미지 저장에 의한 타이블 편집기능을 구비하게 되는 것이다.It will have a table editing function by digital image storage.

이상과 같은 본발명의 IBM-PC용 비디오자막편집보드는 VRAM(5) 콘트롤러의 개발에 의해 대부분의 기능을 단일칩화함으로써 회로의 단순화, 고기능화, 저가격화를 실현할 수 있고 디지탈 디코더의 채용으로 Genlock 기능에 의해 자막도트클록이 발생되어 안정된 자막을 얻을 수 있으며 자막 도트당 4비트를 할당하여 바이패스 백그라운드를 1칼라를 포함, 16색상의 자막 색을 한 화면에 표시할 수 있으며 디지탈 디코더의 명암출력중 상위 4비트를 사용하여 타이틀입력기능을 구현함으로 서 16단계의 입력 threshold level을 가질 수 있는 것이다.The above-described video subtitle editing board for IBM-PC of the present invention can realize the circuit simplification, high function and low price by single chip of most functions by the development of VRAM (5) controller and Genlock function by adopting digital decoder. The subtitle dot clock is generated and stable caption is obtained. By assigning 4 bits per subtitle dot, 16 colors of subtitle colors can be displayed on one screen including 1 color of bypass background. By using the upper 4 bits to implement the title input function, it is possible to have 16 input threshold levels.

Claims (4)

비데오신호 1과 비데오신호 2중에서 하나의 신호를 Y신호(명암신호)와 UV신호(색차신호)로 분리하는 디지탈디코더(1) ; 아날로그형태의 Y신호, U신호, V신호를 만드는 디지탈-아날로그컨버터(2) ; 4개의 레지스터를 가지면서 IBM-PC와 자막 데이타를 수록하는 VRAM(5)과의 인터페이스, VRAM(5) 억세스에 필요한 RAS, CAS, OE, WE 신호의 발생, VRAM(5) 읽기, 쓰기 전송, VRAM(5)의 리프레쉬화, 영상신호와 자막 도트신호와의 멀티플렉서 제어등을 수행하는 메모리콘트롤러(3) ; 타이틀 편집 기능을 위해 Y신호를 VRAM(5)으로 전달시키는 버퍼(4) ; 자막 표시를 위해 글자의 Y,U,V신호를 발생시키는 VRAMDAC(8) ; 자막을 배경 영상위에 표시하기 위해 자막 도트신호를 스위칭하는 아날로그멀티플렉서(6) ; Y,U,V신호를 변조하여 다시 비디오 신호로 만드는 엔코더(7) ; 로 구성되는 것을 특징으로 하는 IBM-PC용 비디오자막편집보드.A digital decoder 1 for separating one of the video signal 1 and the video signal 2 into a Y signal (contrast signal) and a UV signal (color difference signal); A digital-analog converter 2 for producing analog Y signals, U signals, and V signals; Interface with the VRAM (5) that holds the IBM-PC and subtitle data with 4 registers, generation of RAS, CAS, OE, WE signals required for VRAM (5) access, VRAM (5) read, write transfer, A memory controller 3 for refreshing the VRAM 5 and controlling a multiplexer of a video signal and a caption dot signal; A buffer 4 for transmitting the Y signal to the VRAM 5 for the title editing function; A VRAMDAC 8 for generating Y, U, V signals of letters for caption display; An analog multiplexer 6 for switching the caption dot signal to display the caption on the background image; An encoder 7 which modulates Y, U, V signals and makes them back into video signals; Video subtitle editing board for IBM-PC, characterized in that consisting of. 제 1 항에 있어서, 제어레지스터는 4개가 있으며 각 레지스터의 비트(bit) 할당이, 레지스터 0(＄3E8)에는 ;The method of claim 1, wherein there are four control registers, and bit allocation of each register includes: register 0 (# 3E8); Grab : 0=Freeze, 메모리에 저장된 자막 데이타를 화면에 표시.Grab: 0 = Freeze, to display the subtitle data stored in memory. 1=Grab, 비데오입력으로 들어오는 신호중에서 명암 데이타의 상위 4비트를 받아들임.1 = Grab, accepts the top four bits of the contrast data from the video input. PageSel : 512*240 모드에서 Even 또는 Odd field중에서 하나의 field를 선택.PageSel: Select one field among Even or Odd field in 512 * 240 mode. 0=Even Field0 = Even Field 1=Odd Field1 = Odd Field Res-Sel : 0=512*240 해상도Res-Sel: 0 = 512 * 240 Resolution 1=512*480 해상도1 = 512 * 480 resolution BankSel : 호스트로의 억세스하는 경우의 뱅크를 선택.BankSel: Select the bank to access the host. 0=Bank 00 = Bank 0 1=Bank 11 = Bank 1 Buf : 오버레이 불능의 경우에 VRAM(5) 버퍼 또는 비디오입력 선택.Buf: Select VRAM (5) buffer or video input in case of no overlay. 0=비디오입력0 = video input 1=VRAM(5) 버퍼1 = VRAM (5) buffer Ovl-ena : 0=버퍼비트에 따라서 VRAM(5) 내용 또는 비디오 입력을 출력.Ovl-ena: 0 = Output VRAM (5) content or video input according to the buffer bit. 1=자막을 비디오 입력위에 오버레이.1 = Overlay the caption on the video input. 레지스터 1(＄3E9)는 실제 화면에서의 시작라인을 VRAM(5) 내부에서 어떤 line으로 할 것인지를 정하며 ; n의 값을 가지고 있다면 n번째 line이 실제 화면에서는 제일 처음에 나타나면서 그후 255번째 line까지 실제 화면에 나타나고 그후의 실제 화면은 VRAM(5)의 0번째 line에서부터 표시되며, 레지스터 2(＄3EA,＄3EB)는 9비트로 이루어져 있으며 패닝시작 line을 지정하며 ; 레지스터 2가 n의 값을 가지고 있다면 n번째 행이 실제 화면에서는 제일 처음에 나타나면서 그후 512번째 행까지 실제 화면에 나타나고 그후의 실제 화면은 VRAM(5)의 0번째 행부터 표시되는 것을 특징으로 하는 IBM-PC용 비디오자막편집보드.Register 1 (# 3E9) determines which line in the VRAM 5 is the start line on the actual screen; If you have a value of n, the nth line appears first on the real screen and then on the real screen up to the 255th line, and the real screen after that is displayed from the 0th line of VRAM (5), and register 2 (23EA, ＄ 3EB) consists of 9 bits and specifies the panning start line; If register 2 has a value of n, the nth row is displayed first on the real screen and then on the real screen until the 512th row, and the subsequent real screen is displayed from the 0th row of the VRAM (5). Video Subtitle Editing Board for IBM-PC. 제 1 항에 있어서, VRAM(5)에서는 Grab=0 일때 항상 4비트의 데이타가 나오며 4비트의 데이타가 모두 0일때는 출력영상을 비데오입력을 선택하고 4비트의 데이타중에서 하나라도 0이 아닌 것이 있으면 RAMDAC(8)에서 나오는 자막 출력이 출력영상으로 나가는 것을 특징으로 하는 IBM-PC용 비디오자막편집보드.The VRAM (5) has four bits of data when Grab = 0, and when the four bits of data are all zero, the video input is selected for the output image, and none of the four bits of data is zero. Subtitle output from the RAMDAC (8), if there is output video subtitle editing board for IBM-PC. 제 1 항에 있어서, VRAM(5)은 자막의 데이타를 갖는 메모리이며 각 도트당 4비트씩으로 이루어져 있고 총 128K 바이트의 용량을 가지며 도트별 어드레스맵이 제 6 도의 구성과 같은 것을 특징으로 하는 IBM-PC용 비디오자막편집보드.The memory of claim 1, wherein the VRAM 5 is a memory having subtitle data and has 4 bits per dot, has a total capacity of 128K bytes, and the address map for each dot is the same as that shown in FIG. Video subtitle editing board for PC.
KR1019920000307A 1992-01-09 1992-01-09 Video caption editing board for ibm-pc KR940007817B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920000307A KR940007817B1 (en) 1992-01-09 1992-01-09 Video caption editing board for ibm-pc

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920000307A KR940007817B1 (en) 1992-01-09 1992-01-09 Video caption editing board for ibm-pc

Publications (2)

Publication Number Publication Date
KR930016853A KR930016853A (en) 1993-08-30
KR940007817B1 true KR940007817B1 (en) 1994-08-25

Family

ID=19327761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000307A KR940007817B1 (en) 1992-01-09 1992-01-09 Video caption editing board for ibm-pc

Country Status (1)

Country Link
KR (1) KR940007817B1 (en)

Also Published As

Publication number Publication date
KR930016853A (en) 1993-08-30

Similar Documents

Publication Publication Date Title
US4697176A (en) Video superimposition system with chroma keying
US4236228A (en) Memory device for processing picture images data
US4992886A (en) Method and apparatus for encoding data within the subcode channel of a compact disc or laser disc
WO1991013518A1 (en) Display system
KR920015356A (en) Screen editing device during playback in electronic camera system
EP0326327A3 (en) Apparatus for superimposing graphic title image signals onto a video signal
DK381780A (en) COLOR GRAPHIC PRESENTATION COMPUTER
US5412479A (en) Computer generated wipes for video editing systems
CA1326536C (en) Method and apparatus for generating video signals
US5414447A (en) Frame buffer, method and circuit
JPH023592B2 (en)
KR940007817B1 (en) Video caption editing board for ibm-pc
KR940007814B1 (en) Vram controller
KR870700254A (en) Method and apparatus for displaying character figure information in a communication system simultaneously with image information on a single display on a terminal side
KR970078563A (en) Video signal editing device
KR970049401A (en) Dual video display
JPH02223086A (en) Optical disk player
JP2597983B2 (en) Multi-screen TV receiver
JPH0527306B2 (en)
JPS62256594A (en) Compact disk and external video composite reproducing system
RU1637638C (en) Former of signals of television picture
JPH10257450A (en) Method and device for multiplexing video signals
JPS5664572A (en) Multichannel display unit for television picture receiver
SU1401447A1 (en) Arrangement for displaying information on television indicator screen
JPS63283369A (en) Picture memory device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070725

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee