KR940007686A - 캐시(Cache) 메모리를 가지는 프로세서(Processor) - Google Patents
캐시(Cache) 메모리를 가지는 프로세서(Processor) Download PDFInfo
- Publication number
- KR940007686A KR940007686A KR1019930017939A KR930017939A KR940007686A KR 940007686 A KR940007686 A KR 940007686A KR 1019930017939 A KR1019930017939 A KR 1019930017939A KR 930017939 A KR930017939 A KR 930017939A KR 940007686 A KR940007686 A KR 940007686A
- Authority
- KR
- South Korea
- Prior art keywords
- cache
- processor
- external bus
- controller
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Bus Control (AREA)
- Memory System (AREA)
Abstract
캐시와 주기억과의 사이에서 외부버스를 통하여 데이타의 블럭전송을 실행는 전송수단에 의한 외부버스사이클은 리이드어드레스와 라이트 어드레스를 프로세서에서 외부로 전달하는 제1시간상(111,112), 라이트 데이타를 프로세서에서 외부로 전달하는 제2시간상(113), 리이트데이타를 외부에서 프로세서로 전달하는 제3시간상(114)으로 이루어진다. 프로세서의 외부에 스토아버퍼(104)를 설치하고 리이드데이타의 기다리는 시간(주기억(105)의 액세스 시간)의 사이에 스토아 버퍼(104)에 블럭라이트 (112,113)을 행한다. 프로세서(101)의 카피백방식의 캐시메모리(102)와의 사이에 블럭교환을 고속으로 행할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 실시예에 의한 데이타 처리시스템 구성과 캐시블럭교환시의 버스타이밍 표시도, 제3도는 본 발명의 실시예에 의한 프로세서(101)와 콘트롤러(103)의 내부 구성과, 제4도는 본 발명의 다른 실시예에 의한 데이타 처리 시스템도.
Claims (10)
- 캐시메모리와, 상기 캐시메모리와 주기억과의 사이에서 외부버스를 통하여 데이타의 블럭전송을 실행는 전송수단을 구비한 프로세서에 있어서, 상기 외부버스에 스토아버퍼를 가지는 콘트롤러가 접속되고, 상기 전송수단에 의한 외부버스 사이클은 상기 프로세서에서 리이드(read)어드레스의 라이트(write) 어드레스를 상기 외부 버스를 통하여 상기 콘트롤러에 전달하고, 상기 주기억에서 블럭리이드를 개시하는 제1시간상(time phase)과; 상기 라이트 어드레스에 대응하는 라이트데이타를 상기 프로세서에서 상기 콘트롤러의 상기 스토아 버퍼에 전달하는 제2시간상과; 상기 리이트 어드레스에 대응하는 리이드데이타를 상기 콘트롤러의 상기 스토아 버퍼에서 상기 프로세서의 상기 캐시에 전달하는 제3시간상을 구비하는 것을 특징으로 하는 프로세서.
- 제1항에 있어서, 상기 프로세서는 마이크로 프로세서 LSI회로이고, 상기 캐시메모리는 상기 마이크로 프로세서 LSI회로의 내장 캐시인 것을 특징으로 하는 프로세서.
- 제2항에 있어서, 상기 내장 캐시는 카피백방식(copy-back)으로 동작하는 것을 특징으로 하는 프로세서.
- 제1항에 있어서, 사기 캐시메모리는 적어도 1차 캐시와 2차 캐시를 포함하는 계층 캐시이고, 상기 1차 캐시와 2차 캐시의 한쪽은 카피백방식으로 동작하는 것을 특징으로 하는 프로세서.
- 제4항에 있어서, 상기 1차 캐시 와 상기 2차 캐시의 다른쪽은 라이트스루우(write-through) 방식으로 동작하는 것을 특징으로하는 프로세서.
- 캐시메모리와, 상기 캐시메모리와 주기억과의 사이에서 외부버스를 통하여 데이타의 블럭전송을 실행는 전송수단을 가지는 프로세서와, 상기 외부버스에 접속되고, 스토아버퍼를 가지는 콘트롤러를 구비한 데이타 처리시스템에 있어서, 상기 전송수단에 의해 외부버스 사이클은 상기 프로세서에서 리이드(read)어드레스의 라이트 어드레스를 상기 외부 버스를 통하여 상기 콘트롤러에 전달하고, 상기 주기억에서 블럭리이드를 개시하는 제1시간상과; 상기 라이트 어드레스에 대응하는 라이트데이타를 상기 프로 세서에서 상기 콘트롤러의 상기 스토아 버퍼에 전달하는 제2시간상과; 상기 리이트 어드레스에 대응하는 리이드 데이타를 상기 콘트 롤러의 상기 스토아 버퍼에서 상기 프로세서의 상기 캐시에 전달하는 제3시간상을 구비하는 것을 특징으로 하는 데이터처리 시스템.
- 제7항에 있어서, 상기 프로세서는 마이크로 프로세서LSI회로이고, 상기 캐시메모리는 상기 마이크로 프로세서 LSI회로의 내장 캐시인 것을 특징으로 하는 데이터 처리 시스템.
- 제7항에 있어서, 상기 내장 캐시는 카피백방식으로 동작하는 것을 특징으로 하는 데이터 처리 시스템.
- 제6항에 있어서, 사기 캐시메모리는 적어도 1차 캐시와 2차 캐시를 포함하는 계층 캐시이고, 상기 1차 캐시와 2차 캐시의 한쪽은 카피백방식으로 동작하는 것을 특징으로 하는 데이터 처리 시스템.
- 제9항에 있어서, 상기 1차 캐시 와 2차 캐시의 다른쪽은 라이트스루우 방식으로 동작하는 것을 특징으로하는 데이터 처리 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4240339A JPH0695962A (ja) | 1992-09-09 | 1992-09-09 | 並列アクセスバスをもつプロセッサ |
JP92-240339 | 1992-09-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR940007686A true KR940007686A (ko) | 1994-04-27 |
Family
ID=17058019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930017939A KR940007686A (ko) | 1992-09-09 | 1993-09-07 | 캐시(Cache) 메모리를 가지는 프로세서(Processor) |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH0695962A (ko) |
KR (1) | KR940007686A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101139151B1 (ko) * | 2009-03-30 | 2012-04-26 | 후지쯔 가부시끼가이샤 | 캐시 제어 장치, 정보 처리 장치 및 캐시 제어 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5694143A (en) * | 1994-06-02 | 1997-12-02 | Accelerix Limited | Single chip frame buffer and graphics accelerator |
JPH08249274A (ja) * | 1995-03-15 | 1996-09-27 | Kofu Nippon Denki Kk | データ転送装置 |
JP3807582B2 (ja) | 1999-02-18 | 2006-08-09 | 株式会社ルネサステクノロジ | 情報処理装置及び半導体装置 |
JP2012128644A (ja) | 2010-12-15 | 2012-07-05 | Toshiba Corp | メモリシステム |
-
1992
- 1992-09-09 JP JP4240339A patent/JPH0695962A/ja active Pending
-
1993
- 1993-09-07 KR KR1019930017939A patent/KR940007686A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101139151B1 (ko) * | 2009-03-30 | 2012-04-26 | 후지쯔 가부시끼가이샤 | 캐시 제어 장치, 정보 처리 장치 및 캐시 제어 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 |
Also Published As
Publication number | Publication date |
---|---|
JPH0695962A (ja) | 1994-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5185694A (en) | Data processing system utilizes block move instruction for burst transferring blocks of data entries where width of data blocks varies | |
CA1306312C (en) | Write-shared cache circuit for multiprocessor system | |
US6651115B2 (en) | DMA controller and coherency-tracking unit for efficient data transfers between coherent and non-coherent memory spaces | |
US5561779A (en) | Processor board having a second level writeback cache system and a third level writethrough cache system which stores exclusive state information for use in a multiprocessor computer system | |
KR970010368B1 (ko) | 캐시라인 리프레이스장치 및 방법 | |
US5249284A (en) | Method and system for maintaining data coherency between main and cache memories | |
US5561783A (en) | Dynamic cache coherency method and apparatus using both write-back and write-through operations | |
KR920008427B1 (ko) | 마이크로프로세서 | |
KR930016891A (ko) | 캐쉬 제어기 | |
KR920000040A (ko) | 카피-백 데이타 캐시를 구비한 데이타 치리기 | |
US5918069A (en) | System for simultaneously writing back cached data via first bus and transferring cached data to second bus when read request is cached and dirty | |
US8209490B2 (en) | Protocol for maintaining cache coherency in a CMP | |
US5829027A (en) | Removable processor board having first, second and third level cache system for use in a multiprocessor computer system | |
US6345320B1 (en) | DMA address buffer and cache-memory control system | |
EP0681241A1 (en) | Processor board having a second level writeback cache system and a third level writethrough cache system which stores exclusive state information for use in a multiprocessor computer system | |
WO1997004392A1 (en) | Shared cache memory device | |
KR19980086620A (ko) | 대기 행렬 및 스누프 테이블을 갖는 메모리 제어기 | |
KR940007686A (ko) | 캐시(Cache) 메모리를 가지는 프로세서(Processor) | |
EP0196244A3 (en) | Cache mmu system | |
KR910005160A (ko) | 라이트액세스시에 무효화신호를 발생하여 3가지 상태를 갖는 멀티프로세서 캐시시스템 | |
US7757046B2 (en) | Method and apparatus for optimizing line writes in cache coherent systems | |
JP3964049B2 (ja) | マイクロプロセッサ | |
US7035981B1 (en) | Asynchronous input/output cache having reduced latency | |
JPS6012670B2 (ja) | マルチcpuシステムにおけるバツフア・インバリデ−ト方式 | |
JPS62115553A (ja) | バッファストレイジ無効化処理方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |