KR940007649A - 디지탈 신호 처리장치 - Google Patents

디지탈 신호 처리장치 Download PDF

Info

Publication number
KR940007649A
KR940007649A KR1019920017211A KR920017211A KR940007649A KR 940007649 A KR940007649 A KR 940007649A KR 1019920017211 A KR1019920017211 A KR 1019920017211A KR 920017211 A KR920017211 A KR 920017211A KR 940007649 A KR940007649 A KR 940007649A
Authority
KR
South Korea
Prior art keywords
signal processing
digital signal
system clock
memory
memory access
Prior art date
Application number
KR1019920017211A
Other languages
English (en)
Other versions
KR940009733B1 (ko
Inventor
이방원
김동회
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920017211A priority Critical patent/KR940009733B1/ko
Priority to JP5224225A priority patent/JPH06295257A/ja
Priority to DE69330587T priority patent/DE69330587T2/de
Priority to EP93307434A priority patent/EP0589662B1/en
Priority to US08/123,968 priority patent/US5544351A/en
Publication of KR940007649A publication Critical patent/KR940007649A/ko
Application granted granted Critical
Publication of KR940009733B1 publication Critical patent/KR940009733B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Advance Control (AREA)
  • Memory System (AREA)
  • Complex Calculations (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

연산 장치를 갖는 신호처리 블록과 기억장치를 포함하는 디지탈 신호 처리 장치에 있어서, 시스템 클럭에 맞추어 신호처리 블록으로부터 메모리 억세스 번지값을 받아 차례대로 전달하는 디멀티플렉서와, 디멀티플렉서 출력 각각에 연결된 다수의 메모리 장치와, 메모리 억세스 시간후부터 시스템 클럭마다 각각의 메모리 장치로부터 출력되는 데이타를 받아 하나씩 출력하는 멀티플렉서와, 멀티플렉서의 출력되는 메모리 데이타를 일시 저장하는 레지스터군과, 레지스터의 데이타를 받아 신호처리하는 신호처리 블록으로 구성되어 메로리 억세스 시간 보다 빠른 시스템 클럭에 맞추어 동작됨을 특징으로 하는 디지탈 신호 처리장치.

Description

디지탈 신호 처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 디지탈 신호 처리장치를 나타낸 블록도면.
제 2 도는 제 1 도의 회로 동작 타이밍도를 나타낸 것이다.

Claims (3)

  1. 연산장치를 갖는 신호처리 블록과 기억장치를 포함하는 디지탈 신호 처리 장치에 있어서, 시스템 클럭에 맞추어 신호처리 블록으로부터 메모리 억세스 번지값을 받아 차례대로 전달하는 디멀티플렉서와, 디멀티플렉서 출력 각각에 연결된 다수의 메모리 장치와, 메모리 억세스 시간후부터 시스템 클럭마다 각각의 메모리 장치로부터 출력되는 데이타를 받아 하나씩 출력하는 멀티플렉서와, 멀티플렉서의 출력되는 메모리 데이타를 일시 저장하는 레지스터군과, 레지스터의 데이타를 받아 신호처리하는 신호처리 블록으로 구성되어 메모리 억세스 시간보다 빠른 시스템 클럭에 맞추어 동작됨을 특징으로 하는 디지탈 신호 처리장치.
  2. 제 1 항에 있어서, 요구된 디지탈 신호 처리 속도인 시스템 클럭 주기는 메모리 억세스 시간 지연량을 메모리 갯수로 나누어 동작되는 값에서 메모리 갯수가 설정됨을 특징으로 하는 디지탈 신호 처리장치.
  3. 제 1 항에 있어서, 디멀티플렉서와 멀티플렉서는 시스템 클럭에 맞추어 동작됨을 특징으로 하는 디지탈 신호처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920017211A 1992-09-21 1992-09-21 디지탈 신호 처리장치 KR940009733B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019920017211A KR940009733B1 (ko) 1992-09-21 1992-09-21 디지탈 신호 처리장치
JP5224225A JPH06295257A (ja) 1992-09-21 1993-09-09 デジタル信号処理システム
DE69330587T DE69330587T2 (de) 1992-09-21 1993-09-20 Digitalsignalverarbeitungssystem
EP93307434A EP0589662B1 (en) 1992-09-21 1993-09-20 Digital signal processing system
US08/123,968 US5544351A (en) 1992-09-21 1993-09-21 Digital signal processing system utilizing relatively slower speed memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920017211A KR940009733B1 (ko) 1992-09-21 1992-09-21 디지탈 신호 처리장치

Publications (2)

Publication Number Publication Date
KR940007649A true KR940007649A (ko) 1994-04-27
KR940009733B1 KR940009733B1 (ko) 1994-10-17

Family

ID=19339885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920017211A KR940009733B1 (ko) 1992-09-21 1992-09-21 디지탈 신호 처리장치

Country Status (5)

Country Link
US (1) US5544351A (ko)
EP (1) EP0589662B1 (ko)
JP (1) JPH06295257A (ko)
KR (1) KR940009733B1 (ko)
DE (1) DE69330587T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0629728B1 (en) * 1992-12-01 1998-04-22 Nagata Seiki Kabushiki Kaisha Picker for hosiery machines
US5751999A (en) * 1994-06-23 1998-05-12 Matsushita Electric Industrial Co., Ltd. Processor and data memory for outputting and receiving data on different buses for storage in the same location
US5713005A (en) * 1995-02-10 1998-01-27 Townsend And Townsend And Crew Llp Method and apparatus for pipelining data in an integrated circuit
US5659695A (en) * 1995-06-02 1997-08-19 Motorola, Inc. Method and apparatus utilizing simultaneous memory reads for increasing memory access bandwidth in a digital signal processor
US5826092A (en) * 1995-09-15 1998-10-20 Gateway 2000, Inc. Method and apparatus for performance optimization in power-managed computer systems
US5787454A (en) * 1995-12-27 1998-07-28 Intel Corporation Recorder buffer with interleaving mechanism for accessing a multi-parted circular memory array
FR2748595B1 (fr) * 1996-05-10 1998-07-10 Sgs Thomson Microelectronics Memoire a acces parallele
US5951659A (en) * 1997-04-07 1999-09-14 Ncr Corporation Communications-oriented computer system backplane including a PCI input/output bus for transmission of address, data, and control information, and a time-domain multiplexed signal bus (TDMSB) for transmission of high-speed digitized signal information
US6247101B1 (en) 1998-07-01 2001-06-12 Lsi Logic Corporation Tagged access synchronous bus architecture
TW587374B (en) * 2003-06-03 2004-05-11 Acer Labs Inc Method and related apparatus for generating high frequency signals by a plurality of low frequency signals with multiple phases
US20070014137A1 (en) * 2005-07-18 2007-01-18 Mellinger Todd W Banked cache with multiplexer
EP2097827A1 (en) * 2006-12-28 2009-09-09 Nokia Corporation Memory unit access
KR20180002939A (ko) * 2016-06-29 2018-01-09 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 패키지, 및 그것을 포함하는 메모리 모듈

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4415991A (en) * 1981-06-22 1983-11-15 The United States Of America As Represented By The Secretary Of The Navy Multiplexed MOS multiaccess memory system
US4918587A (en) * 1987-12-11 1990-04-17 Ncr Corporation Prefetch circuit for a computer memory subject to consecutive addressing
EP0421627B1 (en) * 1989-10-03 1998-11-11 Advanced Micro Devices, Inc. Memory device

Also Published As

Publication number Publication date
KR940009733B1 (ko) 1994-10-17
DE69330587D1 (de) 2001-09-20
US5544351A (en) 1996-08-06
JPH06295257A (ja) 1994-10-21
DE69330587T2 (de) 2002-05-23
EP0589662B1 (en) 2001-08-16
EP0589662A2 (en) 1994-03-30
EP0589662A3 (en) 1995-12-27

Similar Documents

Publication Publication Date Title
KR830008252A (ko) 데이타 처리 시스템
KR940007649A (ko) 디지탈 신호 처리장치
GB1324617A (en) Digital processor
KR890015157A (ko) 고속 디지탈 신호처리 프로세서
KR890002756A (ko) 데이타 처리가속기
KR840005958A (ko) 디지탈 전송시스템의 정열기
KR960042730A (ko) 반도체기억장치
JPS5532270A (en) Read control circuit for memory unit
KR0150125B1 (ko) 데이타 처리를 위한 메모리의 지연 시간 가변 장치
KR910014805A (ko) 디지탈신호처리장치
JPS5739438A (en) Input controlling system
SU989586A1 (ru) Посто нное запоминающее устройство
KR980700575A (ko) 주기발생장치
SU1709293A2 (ru) Устройство дл ввода информации
JPS5775046A (en) Phose absorbing circuit
JPS56114026A (en) Data processor
SU603987A1 (ru) Устройство дл определени максимального и минимального из п чисел, представленных в системе остаточных классов
SU486316A1 (ru) Устройство дл сортировки данных
KR900002190A (ko) 다중 채널 제어기
SU1425709A1 (ru) Процессор быстрого преобразовани Фурье
SU1091150A1 (ru) Устройство дл ввода информации
SU560228A1 (ru) Устройство дл передачи информации из основной пам ти в каналы ввода-вывода
SU1697086A1 (ru) Устройство дл вычислени быстрого преобразовани Фурье
SU769621A1 (ru) Буферное запоминающее устройство
SU881736A1 (ru) Устройство дл поиска чисел в заданном диапазоне

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee