KR940004836A - Contact hole formation method of semiconductor device - Google Patents

Abstract

본 발명은 고집적 반도체 소자의 콘택홀 형성방법에 관한 것으로, 선폭이 최소화된 콘택홀을 형성하기 위해 폴리 실리콘층 패턴 상부에 형성되는 절연막 패턴과 절연막 스페이서를 제거하여 폴리실리콘층 패턴 하부의 절연막을 식각하는 플라즈마 식각공정에서 절연막 스페이서에 의한 플라즈마 스캐터링이 발생하지 않도록 하여 안정된 콘택홀을 형성하는 기술이다.The present invention relates to a method for forming a contact hole of a highly integrated semiconductor device, and to remove the insulating film pattern and insulating film spacer formed on the polysilicon layer pattern to form a contact hole with a minimum line width, the insulating film under the polysilicon layer pattern is etched. In the plasma etching process, plasma scattering by the insulating film spacers does not occur, thereby forming a stable contact hole.

Description

반도체소자의 콘택홀 형성방법Contact hole formation method of semiconductor device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2A도 내지 제2C도는 본 발명에 의해 콘택홀을 형성하는 단계를 도시한 단면도.2A to 2C are cross-sectional views showing steps of forming contact holes according to the present invention.

Claims (1)

실리콘 기판 상부에 워드라인을 형성하고, 워드라인 상부에 제1절연막, 평탄화용 제2절연막을 형성하고, 제2절연막 상부에 폴리실리콘층을 형성한 다음, 워드라인과 워드라인 사이에 미세 선폭의 콘택홀 형성하는 방법에 있어서, 폴리실리콘층 상부에 제3절연막을 형성하고 감광막 패턴을 마스크층으로 사용하여 예정된 콘택영역의 제3절연막을 제거하여 제3절연막 패턴을 형성하는 단계와, 제3절연막 패턴의 측벽에 절연막 스페이서를 형성하고, 제3절연막 패턴과 절연막 스페이서를 마스크층으로 사용하여 노출된 폴리실리콘층을 식각하여 폴리실리콘층 패턴을 형성하는 단계와, 습식식각공정으로 절연막 스페이서와 제3절연막 패턴을 제거하는 단계와, 폴리실리콘층 패턴을 마스크층으로 사용하여 노출된 제2절연막과 제1절연막을 식각하여 콘택홀을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.A word line is formed on the silicon substrate, a first insulating layer and a planarization second insulating layer are formed on the word line, a polysilicon layer is formed on the second insulating layer, and a fine line width is formed between the word line and the word line. A method of forming a contact hole, the method comprising: forming a third insulating layer on a polysilicon layer and removing the third insulating layer in a predetermined contact region using a photoresist pattern as a mask layer, and forming a third insulating layer pattern; Forming an insulating layer spacer on the sidewalls of the pattern, etching the exposed polysilicon layer using the third insulating layer pattern and the insulating layer spacer as a mask layer, and forming a polysilicon layer pattern by a wet etching process; Removing the insulating layer pattern and etching the exposed second insulating layer and the first insulating layer using the polysilicon layer pattern as a mask layer; The method of forming contact holes of a semiconductor device, characterized in that comprising the step of forming.