KR940003432B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR940003432B1
KR940003432B1 KR1019900013320A KR900013320A KR940003432B1 KR 940003432 B1 KR940003432 B1 KR 940003432B1 KR 1019900013320 A KR1019900013320 A KR 1019900013320A KR 900013320 A KR900013320 A KR 900013320A KR 940003432 B1 KR940003432 B1 KR 940003432B1
Authority
KR
South Korea
Prior art keywords
pattern
semiconductor device
chip
capacitor
voltage
Prior art date
Application number
KR1019900013320A
Other languages
English (en)
Other versions
KR910005493A (ko
Inventor
노부오 시가
Original Assignee
스미도모덴기고오교오 가부시기가이샤
나까하라 쯔네오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미도모덴기고오교오 가부시기가이샤, 나까하라 쯔네오 filed Critical 스미도모덴기고오교오 가부시기가이샤
Publication of KR910005493A publication Critical patent/KR910005493A/ko
Application granted granted Critical
Publication of KR940003432B1 publication Critical patent/KR940003432B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/916—Narrow band gap semiconductor material, <<1ev

Landscapes

  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Amplifiers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optical Communication System (AREA)

Abstract

내용 없음.

Description

반도체장치
제1a도는 본 발명의 일실시예에 의한 반도체장치의 내부를 도시한 평면도.
제1b도는 제1a도의 반도체장치의 내부를 도시한 측면도.
제2도는 제1a도와 제1b도에 도시된 반도체장치의 실장되는 IC 칩의 광수신회로도.
제3도는 종래의 반도체장치에 실장되는 IC 칩의 광수신회로도.
제4a도는 제3도에 도시된 종래의 IC 칩이 실장되는 반도체장치의 내부를 도시한 평면도.
제4b도는 제4a도에 도시된 종래의 반도체장치의 내부를 도시한 측면도.
제5도는 제3도에 도시된 종래의 IC 칩의 전극패턴도.
* 도면의 주요부분에 대한 부호의 설명
(11) : 세라믹기판 (12) : 그라운드패턴(ground pattern)
(13) : 다이에어리어패턴(die area pattern)
(14) : 신호단자패턴 (15) : IC 칩
(17) : 수광소자 (18) : 버퍼앰프
(19) : 앰프 (21) : 외부단자
(22) : 전극 (CC) : 직류성분차단콘덴서
(RL) : 저항
본 발명은 광데이터링크(optical data link)나 광 CATV 시스템에서의 광수신회로부등에 사용되는 반도체장치에 관한 것으로서, 특히 광수신회로의 부유용량(浮遊容量 : floating capacitance)을 저감시킬 수 있는 반도체장치에 관한 것이다.
종래의 광수신회로의 일예가 제3도에 도시되어 있다.
광신호 수광소자(1)는 수신되어, 저항(RL)에 의해서 전압신호로 변환된다.
전압신호로 변환된 수신신호로부터 커패시터(CC)에 의해서 수신신호의 직류성분이 제거되고, 앰프(2)에 의해 증폭되고 복조된다.
상기 저항(RL)과, 커패시터(CC) 및 앰프(2)는 동일한 집적회로(IC) 칩(3) 위에 형성된다. 일반적으로, 저항(RL)은 수백 Ω∼10KΩ 정도이고, 직류성분 차단 커패시터(CC)는 수 pF∼수백 pF이다.
또, 수광소자(1)의 PN 접합부에는 약 0.5pF의 접합용량(CPD)이 나타나고, 커패시터(CC)에는 접지에 대한 부유용량(CCG)이 나타나고, 앰프(2)의 입력부에는 입력용량(CIN)이 나타난다. 여기에서, 수신신호의 고역차단주파수(FH)와 저역차단주파수(FL)는, 앰프(2)의 입력저항을 RIN으로 하면, 다음 식으로 각각 표시된다.
FH=1/[2π(RL//RIN)·(CPD+CIN+CCC)]……………………………………(1)
FL=1/[2π(RL//RIN)·CC]……………………………………………………(2)
제4a도와 제4b도는 IC 칩(3)이 패키징될 때의 패키지의 내부를 나타내고, 제4a도는 IC 칩의 평면도이고, 제4b도는 IC 칩의 측면도이다.
IC 칩(3)의 광수신회로의 공통기준전압(접지전압)으로 설정되는 그라운드패턴(5)이 세라믹기관(4)위에 형성되고, 또한 IC 칩(3)은, IC 칩(3)의 이면에 형성된 이면전극을 통하여, 상기 그라운드패턴(5)위에 다이본딩된다. 또, 그라운드패턴(5)으로부터 전기적으로 분리된 신호단자패턴(6)은, IC 칩(3)의 외부단자에 와이어본딩되어 프레임리드핀(frame lead pin)에 전기적으로 접속된다.
그러나, 상기 종래의 장치 구성에 있어서는, 회로의 수신감도를 개선하기 위하여 저항(RL)의 저항값을 증가하면, 신호대잡음비를 나타내는 S/N비가 증가되고, 따라서 수신감도를 개선할 수 있다.
그러나, 상기 식(1)으로부터 알 수 있는 바와 같이, 고역차단주파수(FH)는 감소한다. 상기 저항(RL)의 저항값이 일정한 경우에는, (CPD+CIN+CC Q)의 용량의 감소에 비례하여 고역차단주파수(FH)는 증가된다.
또한, 식(2)으로부터 알 수 있는 바와 같이, 저역차단주파수(FL)를 낮게 하기 위하여, 저항(RL)의 저항값이 일정한 경우에는, 직류성분차단 커패시터(CC)의 용량을 높게 하여야 한다. 이 때문에, 제5도에 도시된 바와 같이 IC 칩(3)에서 커패시터(CC)의 전극패턴(7)이 넓은 영역을 점유한다. 따라서, 전극패턴(7)과 그라운드패턴(5) 사이에 발생한 부유용량(CCG)은 증가되고, 따라서, 고역차단주파수(FH)는 감소된다. 또한, 상기 부유용량(CCG)를 감소시키기 위하여 커패시터(CC)의 용량을 감소시키면 저역차단주파수(FL)는 증가되고, 따라서 지터(jtter)가 증가한다.
본 발명의 목적은, 높은 수신감도와 넓은 수신대역을 가지는 반도체장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 반도체장치는, 수신신호의 직류성분을 제거하기 위한 직류성분차단 커패시터를 가진 광수신회로를 포함하는 반도체칩과, 전기적 절연성을 가진 기판상에 금속증착에 의해 형성되고, 상기 광수신회로의 공통기준전압(접지전압)과 동일하게 설정되는 그라운드패턴(geound pattern)을 포함하는 반도체장치에 있어서, 상기 기판상에 상기 그라운드패턴과 전기적으로 절연분리되도록 아일랜드형상으로 형성되고, 상기 광수신회로의 교류성분의 기준전압과 동일하게 설정하기 위하여 상기 반도체칩의 이면에 형성한 전극과 다이본딩하여 전기적으로 접속되고, 상기 콘덴서의 전압과 동일하게 설정하기 위하여 상기 반도체의 단자와 와이어본딩하여 전기적으로 접속되는 다이에어리어패턴(die area pattern)을 부가하여 포함한 것을 특징으로 한다.
상기 구성에 의해 반도체칩위에 형성된 커패시터의 전압변동은, 다이에어리어패턴에 설정되는 광수신회로의 교류성분의 기준전압의 전압변동과 동일하게 된다.
결과적으로, 광수신회로의 직류성분을 제거하는 커패시터에서 부유용량은 거의 나타나지 않는다. 이 이유때문에, 높은 수신감도와 넓은 수신대역을 가지는 반도체장치를 제공할 수 있다. 본 발명에 의한 반도체장치는 고속으로 처리하고 광대역을 가지는 통신시스템에 유효하게 사용된다.
이하, 본 발명의 실시예에 대하여 첨부한 도면을 참조하면서 상세히 설명한다.
제1a도는 본 발명의 일실시예에 의한 반도체장치의 내부를 도시한 평면도이고, 제1b도는 제1a도의 반도체장치의 내부를 도시한 측면도이다.
세라믹기판(11)은 알루미나(Al2O3)등의 전기적 절연성을 가진 재료로 이루어지고, 이 기판(11)위에는 금팔라듐이나 은팔라듐 등을 금속증착함으로써, 넓은 면적에 그라운드패턴(12)이 형성된다.
이 그라운드패턴(12)은 기판(11)위에 실장되는 각각의 반도체회로 칩의 공통기준전압(접지전압)과 동일하게 설정된다. 에칭기술에 의해 금속증착된 금속을 패터닝함으로서, 그라운드패턴(12)과 전기적으로 절연분리된 아일랜드형상의 금속막인 다이에어리어패턴(die area pattern)(13)이 형성된다. 상기 패터닝에 의해서 가늘고 긴 띠형상의 신호단자패턴(14)이 그라운드패턴(12)과 전기적으로 절연분리되어 형성된다.
상기 다이에어리어패턴(13)위에 광수신회로를 가지는 IC 칩(15)이 다이본딩되고, 따라서 IC 칩(15)의 이면에 형성된 전극(금속막)(22)은 다이에어리어패턴(13)에 전기적으로 접속되고 또한 고착된다. 상기 전극(22)은 IC 칩(15)의 내부에 형성된 광수신회로의 교류성분의 기준전압을 출력한다.
또, IC 칩(15)의 외부단자(20)는 신호단자패턴(14)위에 와이어본딩되고, 따라서 상기 광수신회로로부터 신호단자패턴(14)에 접속된 프레임리드핀(도시하지 않음)에 신호를 전송한다. IC 칩(15)의 외부단자중 하나(21)는 다이에어리어패턴(13)에 와이어본딩된다.
제2도는 IC 칩(15)에 내장된 회로를 도시한다.
IC 칩(15)의 외부단자(16)는 포토다이오드등의 수광소자(17)에 접속되고, 또한 IC 칩(15)의 내부에 있는 저항(RL)에 접속된다. 즉, 수광소자(17)와 저항(RL)이 서로 직렬로 접속되고, 저항(RL)은 그라운드패턴(12)에 전기적으로 접속된다.
외부단자(16)는 칩의 내부에 형성된 커패시터(CC)의 일단부에 접속되고, 이 커패시터(CC)의 타단부는 1의 증폭율을 가지는 비반전앰프인 버퍼앰프(18)의 입력단에 접속된다.
이 버퍼앰프(18)는 소스폴로우어(source follower)회로등에 의해서 구성되고, 상기 버퍼앰프(18)의 출력은 앰프(19)에 전송된다. 앰프(19)의 출력단은 외부단자(20)에 접속되고, 이 외부단자(20)는 수신기(도시되지 않음)에 접속된다.
버퍼앰프(18)의 출력단은 외부단자(21)에 접속되고, 외부단자(21)는 상기 다이에어리어패턴(13)위에 와이어본딩되어 상기 다이에어리어패턴(13)과 전기적으로 접속된다.
상기 구성에 의해서, 광신호가 수광소자(17)에 의해서 수신되면, 광신호는 광출력전류로 변환된다. 이 광출력전류는 저항(RL)에 의해 전압신호로 변환된 다음에, 이 전압신호의 직류성분은 커패시터(CC)에 의해 제거된다. 직류성분이 제거된 수신신호는, 버퍼앰프(18)를 통과하여 앰프(19)에 의해 증폭되고 또한 복조된다.
복조신호는 외부단자(20)를 통해서 수신기에 전송된다.
버퍼앰프(18)로부터 출력된 수신신호는, 외부단자(21)를 통하여 다이에어리어패턴(13)에 전송된다. 이 이유때문에, 커패시터(CC)의 전압이 다이에어리어패턴(13)에 인가된다.
따라서, 커패시터(CC)의 전압변동은 IC 칩(15)의 밑에 있는 다이에어리어패턴(13)의 전압변동과 대략 동일하다.
즉, 콘덴서(CC)의 출력전압의 진폭과 IC 칩(15)이면에 형성된 전극(22)의 출력전압의 진폭은 서로 동일하고, 또한 상기 전압의 위상도 동일하다. 이 경우에는, 커패시터(CC)의 접지(다이에어리어패턴(13))에 대한 부유용량(CCG)은, 커패시터(CC)의 전 극과 금속막(다이에어리어패턴(13)) 사이에서 기생적으로 형성된다. 즉, 부유용량(CCG)은 양 전극상에 인가되는 전압변동에 대한 양 전극사이에 축적되는 전하의 변동률로 정의되기 때문에, 상기 부유용량(CCG)은 무시할 수 있다.
이 이유때문에, 상기 부유용량(CCG)을 무시할 수 있으므로, 상기 (1)식에 표시되는 수신신호의 고역차단주파수(FH)는 높게 할 수 있다. 부유용량(CCG)에 관계없이 직류성분 차단콘덴서(CC)의 용량을 증가할 수 있고, 따라서 상기 (2)식에 표시되는 저역차단주파수(FL)를 감소할 수 있다.
결과적으로, 회로의 수신대역의 폭이 증가한다. 또한, 상기 (1)식에서 용량(CCG)이 감소되고, 상기 (2)식에서 용량(CC)이 증가되기 때문에, 저항(RL)의 저항값이 증가될 수 있고, 따라서 회로의 수신감도를 개선할 수 있다.
그런데, 이런 종류의 광수신회로에서는 저역차단주파수(FL)는 통상적으로, 고역차단주파수(FH)의 1/100~1/1000 이하로 설정된다.
따라서, 예를 들면 500MHz 대역폭을 가지는 광수신회로를 형성하기 위해서는, 저역차단주파수(FL)는 5MHz 이하로 설정되어야 한다. 최소 수신감도가 -30dBm으로 설정되려면, 수광소자(17)에 직렬로 접속되는 저항(RL)은 적어도 1KΩ의 저항을 가져야 한다. 이 경우에는, 직류성분 차단 커패시터(CC)의 용량은, 저역차단주파수(FL)를 표시한 상기 식(2)에 각각의 상수값을 대입함으로서 다음과 같이 구해진다. 여기에서, 저항(RL)의 저항값은 앰프(19)의 입력저항(RIN)에 비해서 충분히 크기 때문에, 저항(RL)과 저항(RIN)의 병렬합성저항(RL//RIN)의 저항값은 저항(RL)의 저항값과 대략 동일하다.
상기한 데이터를 식(2)를 대입하면,
5×106=1/(2π·1×103·CC)
∴CC=31.8pF
이 된다.
IC 위에 모노리식(monolithic)으로 형성할 수 있는 커패시터의 단위 면적당 용량은 0.05~0.1fF/μm2의 범위내에 있다. 이 경우에는, 0.1fF/μm2의 단위면적당 용량을 가지는 커패시터가 형성되는 경우에도 커패시터(CC)의 면적은 318.000μm2으로 된다.
제3도와 제4도에 도시된 종래의 배열에서 상기 면적을 가지는 접지에 대한 커패시터(CC)의 부유용량(CCG)은 다음과 같다. 이 경우에, IC가 갈륨비소(GsAs)로 제조되고, GaAs 기판의 두께가 일반적으로 400μm로 설정되고, 이 기판의 비유전율(ε)이 13으로 설정된다고 가정하면,
CCG=ε0·ε·(318.000÷400)=92fF
이 된다.
일반적으로, 수광소자(1)의 접합용량(CPD)과 앰프(2)의 입력용량(CIN)의 합(CPD+CIN)은 0.4~0.6pF의 범위내에 있다.
이 이유때문에 종래의 장치 구성에서는, 상기 용량의 합에 대한 부유용량(CCG)의 비율은 약 20%로 되므로, 부유용량(CCG)을 무시할 수 없다.
따라서, 상기 (1)식의 분모는 증가되고, 따라서 고역차단주파수(FH)는 부유용량(CCG)의 영향에 의해 감소된다.
결과적으로, 회로에 의해 수신되는 신호의 대역폭이 좁아진다.
그러나, 상기 실시예에 의하면, 상기한 바와 같이, 커패시터(CC)의 전압변동과 다이에어리어패턴(13)의 전압변동은 대략 동일하다.
따라서, 커패시터(CC)가 318.000μm2의 큰 면적을 가지는 경우에도, 다이에어리어패턴(13)에서의 부유용량(CCG)은 무시할 수 있다.
이 이유때문에, 광수신회로에 의해 수신되는 신호의 대역폭은 넓게 되고, 또한 광수신회로의 수신감도도 개선된다.

Claims (1)

  1. 수신신호의 직류성분을 제거하기 위한 직류성분차단 커패시터(CC)를 가진 광수신회로를 포함하는 반도체칩(15)과, 전기적 절연성을 가진 기판(11)상에 금속증착에 의해 형성되고, 상기 광수신회로의 공통기준전압(접지전압)과 동일하게 설정되는 그라운드패턴(ground pattern)(12)을 포함하는 반도체장치에 있어서, 상기 기판(11)상에 상기 그라운드패턴(12)과 전기적으로 절연분리되도록 아일랜드형상으로 형성되고, 상기 광수신회로의 교류성분의 기준전압과 동일하게 설정하기 위하여 상기 반도체칩(15)의 이면에 형성한 전극(22)과 다이본딩하여 전기적으로 접속되고, 상기 커패시터(CC)의 전압과 동일하게 설정하기 위하여 상기 반도체칩(15)의 단자(21)와 와이어본딩하여 전기적으로 접속되는 다이에어리어패턴(die area pattern)(13)을 부가하여 포함하는 것을 특징으로 하는 반도체장치.
KR1019900013320A 1989-08-28 1990-08-28 반도체장치 KR940003432B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP89-220847 1989-08-28
JP1220847A JPH0383381A (ja) 1989-08-28 1989-08-28 半導体装置

Publications (2)

Publication Number Publication Date
KR910005493A KR910005493A (ko) 1991-03-30
KR940003432B1 true KR940003432B1 (ko) 1994-04-22

Family

ID=16757476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900013320A KR940003432B1 (ko) 1989-08-28 1990-08-28 반도체장치

Country Status (6)

Country Link
US (1) US5067006A (ko)
EP (1) EP0415318B1 (ko)
JP (1) JPH0383381A (ko)
KR (1) KR940003432B1 (ko)
CA (1) CA2023678A1 (ko)
DE (1) DE69025825D1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0460554A1 (en) * 1990-05-30 1991-12-11 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
DE9017041U1 (de) * 1990-12-18 1991-03-07 Akyürek, Altan, Dipl.-Ing., 8560 Lauf Halbleitermodul
JP2989965B2 (ja) * 1992-08-06 1999-12-13 日本電気アイシーマイコンシステム株式会社 半導体装置
JPH0745468A (ja) * 1993-06-29 1995-02-14 Murata Mfg Co Ltd セラミックコンデンサおよびセラミックコンデンサを取り付けた半導体装置
US6252772B1 (en) * 1999-02-10 2001-06-26 Micron Technology, Inc. Removable heat sink bumpers on a quad flat package
EP4018548A1 (en) * 2019-09-10 2022-06-29 Huawei Technologies Co., Ltd. An amplification device for amplifying a signal in electro-optical transceivers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52120768A (en) * 1976-04-05 1977-10-11 Nec Corp Semiconductor device
JPS55140251A (en) * 1979-04-12 1980-11-01 Fujitsu Ltd Semiconductor device
FR2524712B1 (fr) * 1982-03-31 1985-06-07 Radiotechnique Compelec Circuit hyperfrequence a condensateur integre et application a un circuit d'alimentation
JPS60211866A (ja) * 1984-04-05 1985-10-24 Mitsubishi Electric Corp 半導体集積回路
JPS61117910A (ja) * 1984-11-13 1986-06-05 Sumitomo Electric Ind Ltd 光電変換回路
DE3626151C3 (de) * 1986-08-01 1995-06-14 Siemens Ag Spannungszuführungsanordnung für eine integrierte Halbleiterschaltung
FR2642239B1 (fr) * 1988-12-30 1991-04-05 Cit Alcatel Limiteur de courant et recepteur optique en faisant application

Also Published As

Publication number Publication date
US5067006A (en) 1991-11-19
JPH0383381A (ja) 1991-04-09
CA2023678A1 (en) 1991-03-01
EP0415318A3 (en) 1992-05-27
EP0415318B1 (en) 1996-03-13
KR910005493A (ko) 1991-03-30
DE69025825D1 (de) 1996-04-18
EP0415318A2 (en) 1991-03-06

Similar Documents

Publication Publication Date Title
US4266239A (en) Semiconductor device having improved high frequency characteristics
US4198564A (en) Pyroelectric detector circuits and devices
US4409567A (en) Surface acoustic wave device
KR940003432B1 (ko) 반도체장치
US7105798B2 (en) Semiconductor light-receiving device with multiple potentials applied to layers of multiple conductivities
US6781108B2 (en) Noise canceling photosensor-amplifier device
US4298846A (en) Semiconductor device
KR101145569B1 (ko) 전자 장치 및 반도체 기판
US4841353A (en) Transistor devices for microwave oscillator elements
US5097315A (en) Integrated capacitor disposed over damaged crystal area
US5406114A (en) Bipolar high-frequency transistor
US3715677A (en) Amplifiers of hybrid integrated subminiaturised circuit design
US6949731B2 (en) Light-receiving module having a light-receiving device on a die-capacitor
JP3623144B2 (ja) 光受信モジュ−ル
JPH03123207A (ja) 半導体装置
JP2880023B2 (ja) 高周波トランジスタ回路
CN113924658B (zh) 光接收模块
JPH0287559A (ja) 半導体ケース
JP2002222983A (ja) 光通信用受光モジュール
JP6448873B1 (ja) 集積回路及び光受信器
JPS61218180A (ja) 受光デバイス
JPS6224667A (ja) 光・電子集積回路素子
JPH05218461A (ja) 光受信モジュール
JPH07234390A (ja) 高速光素子の実装法
GB2226700A (en) Resin encapsulated diodes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee