KR940002862B1 - Waveform formming method & apparatus - Google Patents

Abstract

내용 없음.No content.

Description

파형 정형 방법 및 장치와, 파형 정형을 위한 임계치의 작성방법 및 장치Waveform shaping method and apparatus, and method and apparatus for preparing threshold for waveform shaping

제1도는 본 발명의 실시예의 파형 정형 장치를 나타내는 기능 블럭도.1 is a functional block diagram showing a waveform shaping device according to an embodiment of the present invention.

제2도는 수신 신호의 포맷을 나타내는 도면.2 is a diagram showing a format of a received signal.

제3도는 수신 신호, 클리어 신호 및 클럭 신호를 나타내는 파형도.3 is a waveform diagram showing a received signal, a clear signal and a clock signal.

제4a 내지 c도는 [0]을 나타내는 관수의 예에 대한 그래프4a to c are graphs of examples of irrigation showing [0]

제5a 내지 c도는 [1]을 나타내는 관수의 예에 대한 그래프.5a to c are graphs of examples of watering which shows [1].

제6도는 제1도의 F(t) 검출부의 구성예를 나타내는 블럭도.6 is a block diagram showing an example of the configuration of the F (t) detection unit in FIG.

제7도는 수신 신호중에 포함되는 노이즈를 강조하여 나타내는 파형도.7 is a waveform diagram for emphasizing the noise included in the received signal.

재8도는 제1도의 제2임계치 발생부의 구성예를 나타내는 블럭도.8 is a block diagram showing an example of the configuration of the second threshold value generator of FIG.

제9도는 제8도의 적분 회로의 일예를 나타내는 회로도.FIG. 9 is a circuit diagram showing an example of the integration circuit of FIG.

제10도는 제8도의 피크 검출 회로의 일예를 나타내는 회로도.FIG. 10 is a circuit diagram showing an example of the peak detection circuit of FIG. 8. FIG.

제11도는 화이트 노이즈 진폭의 멤버쉽 관수를 나타내는 그래프.11 is a graph showing membership irrigation of white noise amplitude.

제12도는 펄스상 노이즈 , 피크값의 멤버쉽 관수를 나타내는 그래프.Fig. 12 is a graph showing membership irrigation of pulsed noise and peak values.

제13도 및 제14도는 고, 저 임계치의 멤버쉽 관수를 각각 나타내는 그래프.13 and 14 are graphs showing high and low threshold membership irrigation, respectively.

제15도는 파지 추론 룰을 테이블형으로 나타내는 도면.FIG. 15 is a diagram showing a grip reasoning rule in a table form; FIG.

제16도 및 제17도는 본 발명의 다른 실시예를 나타내는 도면.16 and 17 illustrate another embodiment of the present invention.

제16도는 입력수신 신호와 복수의 임계치의 관계를 나타내는 파형도.16 is a waveform diagram showing a relationship between an input reception signal and a plurality of thresholds.

제17도는 파형 정형 회로의 구성예를 나타내는 블럭도.Fig. 17 is a block diagram showing an example of the configuration of a waveform shaping circuit.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10 : 타이밍 발생부 11 : F(t) 검출부10 timing generator 11 F (t) detection unit

12 : a₁f₁, b₁f₁작성부 13 : 가산부12: a ₁ f ₁ , b ₁ f ₁ creating part 13: adding part

20 : 데이타 작성부 21 : VPi 검출부20: data creation unit 21: VPi detection unit

22 : (a₂f₂,:₁, (b₂f₂)₁작성부 23 : 평균치 산출부 _{22: (a 2 f 2,} : 1, (b 2 f 2) 1 creating unit 23: the average value calculator

31 : F(ℓ) 검출부 32 : a₃f₃, b₃f₃작성부31: F (ℓ) detector 32: a ₃ f ₃ , b ₃ f ₃ generator

41 : 제2임계치 발생부 42 : 하이 팩스 필터41: second threshold value generator 42: high fax filter

43 : 적분 회로 44 : 피크 검출 회로43: Integrating Circuit 44: Peak Detection Circuit

45 : 파지 추론부 71,72,73 : 콤퍼레이터45: grip reasoning unit 71,72,73: comparator

74,75,76 : AND 게이트 77,78,79 : 카운터74,75,76: AND gate 77,78,79: counter

80 : CPU80: CPU

본 발명은 입력 신호의 파형 정형 방법 및 장치 및 파형 정형을 위한 임계치의 작성 방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for waveform shaping of an input signal and a method and apparatus for preparing thresholds for waveform shaping.

입력 신호에 대하여 논리 처리를 행하는 경우, 또는 입력 신호가 나타내는 논리치(1 또는 0)를 복조하는 경우에는 입력 신호를 소정의 임계치로서 레벨 변별하고, 그 레벨에 따라 1 또는 0을 나타내는 논리 신호로 변환한다. 그러나, 입력 신호에 비교적 큰 노이즈가 포함되어 있는 경우에는 잘못된 논리치가 발생하고 있다. 노이즈를 제거하는 기술에는 하이패스 필터(HPF) 또는 로우 패스필터(LPF)를 이용하는 것이지만, 경우에 의하여는 이들 필터에 의하여 노이즈 이외의 신호성분을 제거하여 버릴 우려가 있다.When logic processing is performed on the input signal, or when demodulating the logic value 1 or 0 indicated by the input signal, the input signal is level-differentiated as a predetermined threshold, and the logic signal indicating 1 or 0 is determined according to the level. Convert. However, when a relatively large noise is contained in the input signal, an incorrect logic value occurs. The technique for removing noise uses a high pass filter (HPF) or a low pass filter (LPF), but in some cases, these filters may remove signal components other than noise.

노이즈 대책은 특히 데이타 통신의 분야에서 중요한 과제로 되어 있다. 진폭 시프트 키잉(ASK), 주파수 시프트 키잉( FSK), 위상 시프트 키이(PSK)등의 변조 방식에서 전송되어온 수신 신호의 S/N 비를 향상시키기 위하여 아나로그 필터링, 디지탈 필터링등의 수법이 사용되고 있다. 그러나 열악한 전송로를 통하여 보내어져 오는 신호의 노이즈 대책은 매우 곤란하고, 필터링을 위한 회로 또는 소프트웨어는 대규모로 되지 않을 수 없다.The noise countermeasure is an important problem especially in the field of data communication. Analog filtering and digital filtering are used to improve the S / N ratio of the received signal transmitted in modulation schemes such as amplitude shift keying (ASK), frequency shift keying (FSK), and phase shift key (PSK). . However, noise countermeasures of signals transmitted through poor transmission paths are very difficult, and the circuits or software for filtering must be large.

본 발명은 입력 신호 파형의 전체를 총합적으로 판단하여 놀리치「1」 또는 「0」을 나타내는 신호를 얻을 수 있는 파형 정형 방법 및 장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a waveform shaping method and apparatus capable of determining the entirety of an input signal waveform as a whole to obtain a signal indicating nolisch " 1 " or " 0 ".

본 발며은, 파형 정형을 위한 임계치를 노이즈의 상태에 따라 변화시키는 임계치 작성 방법 및 장치를 제공한다.The present invention provides a threshold generation method and apparatus for changing a threshold for waveform shaping according to a state of noise.

본 발명에 의한 파형 정형 방법은, 입력 신호의 단위 시간 길이내에 있어서 신호 시간폭, 피크값 레벨 및 신호 결락 시간폭의 3항목중의 적어도 2항목을 각각 검출하고, 검출한 항목에 대하여 검출한 값을 논리치 「1」 또는 논리치「0」를 나타내는 관수에 의하여 변환하고, 변환된 적어도 2항목의 관수치로 소정의 연산을 실시하고, 이 연산 결과를 소정의 임계치로서 변별함으로서, 입력 신호의 상기 단위 시간 길이에 있어서 논리치「1」 또는 「0」를 설정하는 것을 특징으로 한다.The waveform shaping method according to the present invention detects at least two of the three items of the signal time width, the peak value level, and the signal missing time width, respectively, within the unit time length of the input signal, and detects the detected values for the detected items. Is converted into an irrigation value representing a logical value "1" or a logical value "0", a predetermined operation is performed on the converted at least two items of irrigation values, and the result of the operation is discriminated as a predetermined threshold value, thereby It is characterized by setting logical value "1" or "0" in the said unit time length.

본 발명에 의한 파형 정형 장치는, 입력 신호의 단위 시간 길이내에 있어서의 신호 시간폭, 피크값 레벨 및 신호 결락시간 폭의 3항목중의 적어도 2항목을 각각 검출하는 수단, 검출한 항목에 대하여 검출한 값을 논리치「1」 또는 논리치「0」를 나타내는 관수에 의하여 변환하는 수단, 변화된 적어도 2항목의 관수치에 소정의 연산을 실시하는 수단 및 이 연산결과를 소정의 임계치로서 변별함으로서, 입력 신호의 단위 시간 길이에 있어서 논리치「1」 또는 「0」를 결정하는 수단을 갖추고 있는 것을 특징으로 한다.The waveform shaping device according to the present invention includes means for detecting at least two items among three items of a signal time width, a peak value level, and a signal drop time width within a unit time length of an input signal, and detecting the detected items. Means for converting a value into an irrigation value representing a logical value "1" or a logical value "0", means for performing a predetermined operation on the changed at least two items of irrigation values, and discriminating this operation result as a predetermined threshold value, And means for determining the logical value "1" or "0" in the unit time length of the input signal.

이 발명에 의하면, 입력 신호의 파형 속성(신호의 시간폭, 피크값 레벨, 신호 결락 시간폭)을 그 논리치「1」 또는 논리치「0」를 나타내는 관수에 의하여 평가하고, 이들의 평가에 의하여 얻어진 값을 연산하고, 연산 결과를 소정의 임계치를 사용하여 변별하고, 최종적으로 논리치「1」또는 「0」를 얻도록 하고 있다. 즉 입력 신호 파형에서 얻어지는 몇 개인가의 정보를 총합적으로 판단하여 파형 정형하고 있으므로, 노이즈 등에 그다지 영향받지 않고, 비교적 정확한 파형이 표현된다. 본 발명에 의한 처리를 소프트웨어에 의하여 실현하는 것이 가능하고, 그 경우에 소프트웨어는 그만큼 복작하지 않으므로 비교적 값싸게 제공할 수 있도록 된다. 본 발명을 통신에 응용하고, 수신 신호의 파형 정형 처리에 응용한 경우에는, 패리티 비트와 같은 실수 검출을 위한 용장 비트를 반드시 필요로 하지 않으므로, 통신 속도가 그만큼 빠르게 된다는 효과가 얻어진다.According to the present invention, waveform characteristics (signal time width, peak value level, and signal missing time width) of an input signal are evaluated by an irrigation value indicating a logic value of "1" or a logic value of "0". The value obtained is calculated, the calculation result is discriminated using a predetermined threshold value, and finally a logical value "1" or "0" is obtained. That is, since the waveform shaping is performed by comprehensively judging some information obtained from the input signal waveform, relatively accurate waveforms are represented without being affected by noise or the like. It is possible to realize the process according to the present invention by software, and in that case, the software can be provided relatively inexpensively since it is not so complex. When the present invention is applied to communication and applied to waveform shaping processing of a received signal, redundancy bits for real number detection such as parity bits are not necessarily required, so that the communication speed can be increased.

본 발병에 의한 파형 정형을 위한 임계치 작성 방법은, 입력 신호의 화이트, 노이즈의 진폭을 나타내는 값과 펄스상 노이즈의 피크값을 각각 검출하고, 이들 검출한 값을 입력으로 한고, 화이트 노이즈의 진폭을 나타내는 값, 펄스상 노이즈의 피크값 및 임계치에 각각 관한 멤버쉽 관수와 이미 정하여진 소정의 룰에 의하여, 입력 신호를 파형 정형하기 위한 임계치를 결정하는 것을 특징으로 한다.In the threshold generation method for waveform shaping by the onset, the white signal of the input signal, the value representing the amplitude of the noise and the peak value of the pulsed noise are respectively detected, and the detected values are input and the amplitude of the white noise is determined. The threshold value for waveform shaping the input signal is determined by membership rules relating to the displayed value, the peak value of the pulsed noise, and the threshold value, respectively, and predetermined rules.

본 발명에 의한 파형 정형을 위한 임계치 작성 장치는, 입력 신호의 화이트 노이즈의 진폭을 나타내는 값을 검출하는 수단, 펄스상 노이즈의 피크값을 검출하는 수단 및 이들의 검출한 값을 입력으로 하고, 화이트 노이즈의 진폭을 나타내는 값, 펄스상 노이즈의 피크값 및 임계치에 각각 관한 멤버쉽 관수와 이미 정해진 소정의 룰에 의하여, 입력 신호를 파형 정형하기 위한 임계치를 결정하는 수단을 갖추고 있는 것을 특징으로 한다.The threshold value creation device for waveform shaping according to the present invention comprises a means for detecting a value indicating an amplitude of white noise of an input signal, a means for detecting a peak value of pulsed noise and a detected value thereof as an input. A means for determining a threshold for waveform shaping an input signal is provided by a membership coefficient relating to a value representing the amplitude of the noise, a peak value of the pulsed noise, and a threshold value, respectively, and predetermined rules.

본 발명에 의하면, 파형 정형을 위한 레벨 변별에 사용하는 임계치를 노이즈의 상태에 따라 변경하고 있다. 즉 노이즈 성분이 많고, 큰 경우에는 임계치를 높게하고, 노이즈 성분이 적고, 작은 경우에는 임계치를 낮게하고 있다. 이것에 의하여, 레벨 변별의 실수의 발생이 극력 억제되고, 비교적 정확한 파형 정형이 가능하게 된다.According to the present invention, the threshold value used for level discrimination for waveform shaping is changed according to the state of noise. In other words, when the noise component is large and large, the threshold value is increased, and when the noise component is small and small, the threshold value is lowered. As a result, the occurrence of the level discrimination error is suppressed as much as possible, and a relatively accurate waveform shaping is possible.

본 발명에 의한 파형 정형 방법은 입력 신호에 대하여 다른 복수 레벨의 제1의 임계치를 설정하고, 입력 신호를 소정 시간에 걸쳐 상기 제1의 임계치로서 각각 변별하고, 각 임계치를 초과하는 부분의 시간폭을 각각 구하고, 얻어진 복수의 시간폭에 소정의 연산을 실시하고, 그 연산 결과를 제2의 임계치로서 변별함으로서, 입력 신호의 상기 소정 시간에 있어서 논리치「1」또는 「0」를 결정하는 것을 특징으로 한다.In the waveform shaping method according to the present invention, a first threshold value of a plurality of different levels is set for an input signal, the input signal is discriminated as the first threshold value over a predetermined time period, and the time width of the portion exceeding each threshold value. Determine the logical value "1" or "0" at the predetermined time of the input signal by obtaining the respective calculations, performing a predetermined operation on the obtained plurality of time widths, and discriminating the operation result as a second threshold value. It features.

본 발명에 의한 파형 정형 장치는 다른 복수 레벨의 제1임계치 값이 설정되고, 입력 신호를 소정 시간에 걸쳐 상기 제1의 임계치로서 각각 변별하고, 각 임계치를 초과하는 부분의 시간폭을 각각 구하는 비교수단, 얻어진 복수의 시간폭에 소정의 연산을 실시하는 연산 수단 및 상기 연산 결과를 제2의 임계치로서 변별함으로, 입력 신호의 상기 소정 시간에 있어서 논리치「1」 또는 「0」를 설정하는 수단을 갖추고 있는 것을 특징으로 한다.In the waveform shaping device according to the present invention, a comparison is performed in which different first-level threshold values are set, differentiating an input signal as the first threshold value over a predetermined time period, and obtaining a time width of a portion exceeding each threshold value, respectively. Means, arithmetic means for performing a predetermined operation on the obtained plurality of time widths, and means for setting a logical value "1" or "0" at the predetermined time of the input signal by discriminating the arithmetic result as a second threshold value. Characterized in having a.

본 발명에 의하면, 입력 신호를 복수의 제1임계치로서 우선 레벨 변별하고, 그 결과에 소정의 연산 처리를 한 것을 제2의 임계치로서 변별하여 최종적으로 논리치「1」 또는 「0」를 얻도록 하고 있으므로, 1개의 임계치만으로 레벨 변별하는 경우에 비하여, 노이즈등의 영향을 배제할 수 있고, 비교적 정확한 파형 정형을 달성할 수 있다.According to the present invention, the input signals are first-level discriminated as a plurality of first threshold values, and a result of performing a predetermined calculation process is discriminated as a second threshold value so as to finally obtain a logical value "1" or "0". As a result, compared with the case of level discrimination with only one threshold value, the influence of noise and the like can be eliminated, and a relatively accurate waveform shaping can be achieved.

제1도는 본 발명에 의한 파형 정형 장치를 통신 시스템에 있어서 수신 신호의 파형 정형에 적용한 실시예를 나타내는 기능 블럭도이다. 이 기능 블럭도에서, 각 블럭은 하드웨어로서 구성되는 것도 있으며, 콤퓨터의 소프트웨어로서 실현되는 것도 있다. 1블럭의 일부를 하드웨어로서, 다른 부분을 소프트웨어로서 실현하여도 좋다. 1대의 컴퓨터가 복수의 블럭 기능을 실현하는 경우도 많다. 제2도는 수신 신호의 포맷을, 제3도는 수신 신호의 일예를 각각 나타내는 것이다.1 is a functional block diagram showing an embodiment in which the waveform shaping device according to the present invention is applied to waveform shaping of a received signal in a communication system. In this functional block diagram, each block may be configured as hardware, or may be implemented as computer software. A part of one block may be implemented as hardware and another part may be implemented as software. One computer often realizes a plurality of block functions. FIG. 2 shows the format of the received signal, and FIG. 3 shows an example of the received signal.

이들의 도면을 참조하여, 타이밍 발생부(10)는 수신 신호에 포함되는 스타트 신호(스타트, 비트를) 검출하고, 일정의 아이들링 기간후, 일정주기(T)의 클리어 신호(CLR)와, 이 클리어 신호(CLR)보다도 훨씬 큰 고주파수의 클럭 신호(CLK)를 발생한다. 이들의 클리어 신호(CLR), 클럭 신호(CLK)는 다른 블럭에 부여된다. 클리어 신호(CLR)의 1주기는 수신 데이타의 1블럭에 대응하고, 그 길이는 통신 시스템에 있어서 통신 속도에 의존하여 결정된다. 1블럭은 예를들면 1비트의 데이타가 포함되는 길이이다. 본 실시예에서는 각 블럭(주기 T)마다 수신 신호가 파형 정형되어 1 또는 0을 나타내는 신호(수신 데이타)가 출력된다.Referring to these drawings, the timing generator 10 detects a start signal (start, bit) included in the received signal, and after a certain idling period, the clear signal CLR of a certain period T, and The clock signal CLK of a much higher frequency than the clear signal CLR is generated. These clear signals CLR and clock signals CLK are given to other blocks. One period of the clear signal CLR corresponds to one block of received data, and its length is determined depending on the communication speed in the communication system. One block is, for example, a length including one bit of data. In this embodiment, the received signal is waveform-shaped for each block (period T), and a signal (receive data) indicating 1 or 0 is output.

특히, 제3도를 참조하여, 수신 신호를 적당한 임계치(Th₁)로서 레벨 변별한다.In particular, referring to FIG. 3, the received signal is level discriminated as an appropriate threshold Th ₁ .

임계치(Th₁)의 레벨에서 신호가 존재하는 부분의 시간폭을 신호 시간폭(t)으로 한다(제3도에서는 t₁,t₂, t₃등에서 나타내고 있다). 임계치(Th₁)의 레벨에서, 신호가 존재하지 않는 부분의 시간폭을 신호 결락 시간폭 ℓ(ℓ₁, ℓ₂등)으로 한다. 또한, 임계치(Th₁) 이상의 레벨의 피크값 레벨 VP(VP₁, VP₂,VP₃등)로 한다.The time duration of the portion where the signal exists at the level of the threshold Th ₁ is defined as the signal time duration t (shown in t ₁ , t ₂ , t _3, etc. in FIG. ₃ ). At the level of the threshold Th ₁ , the time width of the portion where no signal is present is set as the signal missing time width l (l ₁ , L _2, etc.). Further, in (such as _{VP 1, VP 2, VP 3} ) the threshold value (Th ₁₎ above the level of the peak level VP.

수신 신호의 상기 속성(t, ℓ, V_p)은 제4a∼c도 및 제5a에서 c도에 나타내는 성질을 가지고 있다. 제4a∼c도는 t,VP,ℓ 에 대하여 「0」를 나타내는 관수(f₁,f₂,f₃)를 각각 나타내고 있다. 제5a∼c도는 t,VP,ℓ 에 대하여 「1」를 나타내는 관수(F₁,F₂,F₃)를 각각 나타내고 있다. 이들의 관수(f₁∼f₃]는 0∼1의 범위값(그레이드)을 취한다.The attributes (t, l, V _p ) of the received signal have the properties shown in FIGS. 4a to c and 5a to c. 4a to c show the irrigation water f ₁ , f ₂ , and f ₃ representing "0" for t, VP, and ₁ , respectively. 5A to 5C show the irrigation water (F ₁ , F ₂ , F ₃ ) indicating “1” for t, VP, and L, respectively. These irrigation water f ₁ -f ₃ take the range value (grade) of 0-1.

제4a도 및 제5a도에서, 신호 시간폭(t)이 작으면 작은만큼 수신 신호는 「0」로 판단하기 쉽고, 크면 큰만큼 「1」로 판정되기 쉽다. 이들의 도에서, 횡축 F(t)은 1블럭(주기 T)에서 나타내는 신호 시간폭(t)의 총화를 나타낸다. 즉,4A and 5A, when the signal time width t is small, the received signal is easily judged as "0", and as large, it is easily determined as "1". In these figures, the abscissa F (t) represents the sum of the signal time widths t represented in one block (period T). In other words,

(단, n은 1블럭에서 나타내는 신호 시간폭의 수)(Where n is the number of signal time widths indicated by one block)

예를 들면 제3도의 제1블럭에서는 F(t)=t₁+t₂+t₃, 제2블럭에서는 F(t)=t₁+t₂+t_3,제2의 블럭에서는 F(t)=t₄, 제3블럭에서는 F(t)=t₅이다. F(t)의 최대치는 주기 T이다.For example, F (t) = t ₁ + t ₂ + t ₃ in the first block of FIG. ₃ , F (t) = t ₁ + t ₂ + t _{3 in} the second block, and F (t in the second block. ) = t ₄ and F (t) = t ₅ in the third block. The maximum value of F (t) is the period T.

제 4b도 및 제5b도에서, 피크값 레벨(VP)이 작으면 작은 만큼, 수신 신호는 「0」로 판단되기 쉽고, 크면 큰만큼 「1」로 판단하기 쉽다. 제4도 및 제5b에서는 VP의 최대치는 5V로 설정되어 있다.In Figs. 4B and 5B, the smaller the peak value level VP is, the easier it is to judge the received signal as "0", and when it is large, it is easy to judge it as "1". 4 and 5b, the maximum value of VP is set at 5V.

제4c도 및 제5c도에서, 신호 결락 시간폭(ℓ)이 크게하면 크게하는 만큼 수신 신호는 「0」로 판단되기 쉽고, 작으면 작은 만큼 「1」로 판단하기 쉽다. 제4c도 및 제5c에서, 횡축의 F(L)는 1블럭(주기 T)에서 나타내는 신호 결락 시간폭 (ℓ)의 총화를 나타낸다. 즉In Figs. 4C and 5C, the reception signal is easily judged to be "0" as large as the signal drop time width l increases, and as small as it is, it is easy to judge "1" as small. 4C and 5C, the horizontal axis F (L) represents the summation of the signal missing time widths (l) indicated by one block (period T). In other words

(단 n은 1븍럭에서 나타내는 신호 결락 시간폭의 수)(Where n is the number of signal missing time intervals in one block)

예를 들면, 제3도의 제1블럭에서는 F(ℓ)=ℓ₁+ℓ₂+ℓ₃. 제2블럭에서는 F(ℓ)=ℓ₄+ℓ₅, 제3블럭에서는 F(ℓ)=ℓ₆이다.For example, in block 1 of FIG. 3, F (l) = l ₁ + l ₂ + l ₃ . F (l) = l ₄ + l ₅ in the second block and F (l) = l ₆ in the third block.

1블럭이 총합적으로 보아「0」이나, 「1」을 나타내는 관수(S_a,S_b)를 각각 다음과 같이 정의한다.In total, one block defines "0" and an irrigation water (S _a , S _b ) representing "1" as follows.

여기서 n은 1블럭에서 나타내는 피크수이다. a₁,a₂,a₃,b₁,b₂,b₃는 중부를 위한 계수이다.N is the number of peaks shown in one block. a ₁ , a ₂ , a ₃ , b ₁ , b ₂ , b ₃ are the coefficients for the central part.

상기 총합 관수(S_a) 또는 (S_b)는 각 블럭마다 구하여진다. 그리고, 총합 관수 (S_a) 또는 (S_b)를 적당한 역치값으로 레벨 변별함으로서, 각 블럭마다「1」또는 「0」의 수신 데이타가 얻어진다.The total irrigation (S _a) or (S _b) shall be calculated for each block. Then, by level discriminating the total irrigation S _a or S _b by an appropriate threshold value, received data of "1" or "0" is obtained for each block.

본 실시에에서는 총합관수(S_a) 또는 (S_b)를 변별하기 위한 임계치로서, 고, 저 2종류의 임계치(ThH, ThL)가 설정되어 있다. S_a가 ThH 이상이면 데이타는 「0」, ThL 이하이면 「1」로 판단된다. 또는 S_b가 ThH 이상이면 데이타는 「1」, ThL 이하이면 「0」으로 판단된다. (S_a) 또는 (S_b)가 임계치 ThH와 ThL 사이에 있을 때에는 결정 불능으로 판정되고, 송신측에 재송 요구가 송출된다.In the present embodiment as a threshold for discriminating a total irrigation (S _a) or _(b S), and, the low two kinds of threshold (ThH, ThL) is set. If S _a is equal to or greater than ThH, the data is determined to be "0" and equal to "1" if equal to or less than ThL. Alternatively, if S _b is equal to or greater than ThH, data is determined to be "1", and equal to "0" if equal to or less than ThL. When (S _a ) or (S _b ) is between the threshold ThH and ThL, it is determined as undeterminable, and a retransmission request is sent to the transmitting side.

상기의 설명에서는 간단하기 위하여, 신호 시간폭(t), 피크값 레벨(VP), 및 신호 결락 시간폭(ℓ)을 구하기 위하여 1개의 임계치(Th₁)가 공통으로 사용되고 있지만, 이들의 항목(t,V_p,ℓ)의 각각의 최적인 상호 다른 복수의 임계치를 설정하도록 하는 것이 좋다,In the above description, for the sake of simplicity, one threshold Th ₁ is commonly used to calculate the signal time width t, the peak value level VP, and the signal drop time width l, but these items ( It is preferable to set a plurality of different threshold values that are optimal for each of t, V _p , l).

제1도에서, 수신 신호는 F(t) 검출부(11), VPi 검출부(21), F(ℓ) 검출부(31) 및 제2임계치 발생부(41)에 각각 부여된다. F(t) 검출부(11)는 1블럭(1주기 T)마다 F(t)를 검출하고, 이 검출한 값 F(t)을 사용하여 다음의 a₁f₁,b₁f₁작성부 (12)에서 a₁f₁또는 b₁f₁이 구하여진다.In FIG. 1, the received signal is provided to the F (t) detector 11, the VPi detector 21, the F (L) detector 31 and the second threshold value generator 41, respectively. The F (t) detector 11 detects F (t) every one block (per one cycle T), and uses the detected value F (t) to generate the next a ₁ f ₁ , b ₁ f ₁ creation unit ( 12, a ₁ f ₁ or b ₁ f ₁ is obtained.

이 작성부(12)는 제4a도 또는 제5a도에 나타내는 관수(f₁) 또는 (F₁)를 기억하고 있으며, 입력하는 F(t) 값에 따라 f₁값 또는 F₁값을 구하고, 그것에 계수 (a₁) 또는 (b₁)를 싣는 기능을 가진다.The writing unit 12 may stores the irrigation (f ₁₎ or (F ₁₎ of claim 4a Fig or shown in the 5a also, to obtain the f ₁ value, or F ₁ value according to F (t) value to be entered, It has a function of loading the coefficient (a ₁ ) or (b ₁ ) on it.

VPi 검출부(21)는 예를들면 피크 홀드 외로를 포함하고, 이 피크 홀드 회로는 입력 수신 신호가 임계치(Th₁)를 초과할 때마다, 클리어 신호 CLR 마다 리셋트되고, 리셋트되기 직전에 유지하여 있는 피크값(VPi)을 다음단의 (a₂f₂)i, (b₂f₂)i 작성부(22)에 부여된다.The VPi detection section 21 includes, for example, a peak hold outward, which is reset every clear signal CLR whenever the input received signal exceeds the threshold Th ₁ and held just before being reset. The peak value VP i is given to the (a ₂ f ₂ ) i and (b ₂ f ₂ ) i creation units 22 in the next stage.

이 작성부(22)도 제4b도 또는 제5b도에나타내는 관수(f₂) 또는 (F₂)를 기억하고 있으며, 검출 피크값(VPi)이 부여될 때마다 관수치(f₂) 또는 F₂를 구하고, 그것에 계수(a₂) 또는 (b₂)를 싣어 출력한다. 평균치 산출회로(23)는, 클리어 신호 CLR 마다 리셋트되고, 주기(T)사이에서, 입력하는 (a₂f₂)i 또는 (b₂f₂)i를 가산하고, 입력수(n)에 의하여 제외함으로서, 그들의 평균치를 산출한다.The creator 22 also stores the irrigation water f ₂ or F ₂ shown in FIG. 4b or 5b, and the irrigation value f ₂ or F whenever a detection peak value VP is given. ₂ is obtained and the coefficient (a ₂ ) or (b ₂ ) is loaded on it and output. The average value calculating circuit 23 is reset for each clear signal CLR, and adds (a ₂ f ₂ ) i or (b ₂ f ₂ ) i to be input between the periods T and adds to the input number n. By excluding them, their average value is calculated.

F(ℓ) 검출부(31)는 1블럭(1주기 T)마다 F(ℓ) 를 검출하고, 이 검출한 값 F(ℓ) 를 사용하여 다음의 a₃f_3,b₃f₃작성부 (32)에서 a₃f₃또는 b₃f₃가 구하여지다. 이 작성부 (32)는 제4c도 또는 제5c도에 나타내는 관수(f₃) 또는 F₃를 기억하고 있으며, 입력하는 F(ℓ) 값에 따라 f₃값 또는 F₃값을 구하고, 그것에 계수 (a₃) 또는 (b₃)를 싣는 기능을 가진다.The F (ℓ) detector 31 detects F (ℓ) every one block (per one cycle T), and uses the detected value F (ℓ) to create the next a ₃ f _{3 and} b ₃ f ₃ generator ( 32, a ₃ f ₃ or b ₃ f ₃ is found. The creation unit 32 stores the irrigation water f ₃ or F ₃ shown in FIG. 4C or 5C, calculates an f ₃ value or an F ₃ value according to the input F (ℓ) value, and counts it. (a ₃ ) or (b ₃ ).

작성부(12)에서 작성된 a₁f₁또는 b₁f₁평균치 산출부(23)에서 산출된및 작성부(32)에서 작성된 a₃f₃또는 b₃f₃는 가산부 (13)에 부여되고, 제(3)식 또는 제(4)식에 따라 가산되고, 총합관수(S_a) 또는 (S_b)가 얻어진다. 이 총합관수(S_a) 또는 (S_b)는 다음에 데이타 작성부 (20)에 입력한다. 한편, 제2임계치 발생부(41)는 입력하는 수신 신호의 화이트 노이즈의 진폭 펄스상 노이즈의 피크값을 검출하고, 이 검출치를 사용하여 소정의 파지 추론을 행하고, 고, 저 임계치 ThH, ThL를 작성하고, 데이타 작성부 (20)에 부여된다. 데이타 작성부(20)는 입력하는 총합관수(S_a) 또는 (S_b)를 부여시킨 임계치 (ThH, ThL)와 비교하여, 상술하듯이 「1」또는 「0」의 데이타를 작성하여 출력한다. 관수(S_a) 또는 (S_b) 값이 임계치(ThH)와 (ThL)사이에 있을 때에는 재송요구 신호를 출력한다. 데이타 작성부(20)는 임계치(ThH, ThL)이외의 고정된 임계치를 사용하여 관수(S_a,S_b)를 변별하여도 좋은 것은 물론이다.The a ₁ f ₁ or b ₁ f ₁ average value calculation section 23 created in the creation section 12 is calculated. And a ₃ f ₃ or b ₃ f ₃ created in the creation unit 32 are added to the adder 13, added according to the formula (3) or (4), and the total irrigation water (S _a ) or (S _b ) is obtained. The sum total number S _a or S _b is then input to the data creating unit 20. On the other hand, the second threshold value generation section 41 detects the peak value of the amplitude pulse phase noise of the white noise of the received signal to input, performs predetermined gripping inference using the detected value, and sets the high and low threshold values ThH and ThL. And the data creating unit 20 is provided. The data generating unit 20 generates and outputs data of "1" or "0" as described above, in comparison with the thresholds ThH and ThL to which the total sum irrigation S _a or S _b is input. . When there between irrigation (S _a) or (S _b), the threshold values (ThH) and (ThL) and outputs the retransmission request signal. Data creating unit 20 is not good to the discrimination threshold irrigation (S _a, S _b) with a fixed threshold value other than (ThH, ThL) as well.

제6도는 타이밍 발생부(10) 및 F(t) 검출부(11)의 구성의 일예를 나타내고 있다.6 shows an example of the configuration of the timing generator 10 and the F (t) detector 11.

수신신호는 적당한 인터페이스를 거쳐 CPU(15)에 입력한다. CPU(15)는 스타트 신호(스타트, 비트)를 검출하면, 일정 주기( T)의 클리어 신호(CLR)와 고주파수의 클럭 신호(CLK)를 출력한다. 한편, 수신 신호는 제1의 임계치(Th₁)를 가지는 레벨 변별 회로(16)에서 레벨 변별되고, 수신 신호의 레벨이 임계치(Th₁)를 초과하고 있을 때에 이 레벨 변별 회로 (16)에서 H레벨의 신호가 출력되고, AND 게이트(17)에는 CPU(15)에서 출력되는 클럭 신호(CLK)가 입력하고 있으며, 레벨 변별회로(16)의 출력 신호가 H레벨일 때에 클럭 신호(CLK)는 카운터(18)에 부여된다.The received signal is input to the CPU 15 via an appropriate interface. When the CPU 15 detects a start signal (start, bit), the CPU 15 outputs a clear signal CLR of a predetermined period T and a clock signal CLK of high frequency. On the other hand, the received signal is level discriminated in the level discriminating circuit 16 having the _first threshold Th ₁ , and when the level of the received signal exceeds the threshold Th ₁ , the level discriminating circuit 16 generates H in the level discriminating circuit 16. The level signal is output, and the clock signal CLK output from the CPU 15 is input to the AND gate 17. When the output signal of the level discriminating circuit 16 is at the H level, the clock signal CLK is It is given to the counter 18.

카운터(18)는 클리어 신호(CLR)에 의하여 리셋트되고, 입력하는 클럭 신호(CLK)를 리셋트시킨 시점에서 계수한다. 주기(T)가 경과하여 재차 클리어 신호(CLR)가 부여되었을 때에 카운터(18)는 그때의 계수치를 CPU(15)에 부여하고, 재차 입력 클럭 신호(CLK)를 0에서 계수하여 시작한다. CPU(15)는 카운터(18)에서 입력하는 계수치를 F(t)로 변환한다.The counter 18 is reset by the clear signal CLR and counts when the input clock signal CLK is reset. When the period T has elapsed and the clear signal CLR is given again, the counter 18 gives the count value at that time to the CPU 15 and starts counting the input clock signal CLK again at zero. The CPU 15 converts the count value input by the counter 18 into F (t).

F(ℓ) 검출부(31)도 상기와 같도록 하여 구성할 수 있다. 레벨 변환 회로(16)의 출력 신호를 H와 L사이로서 반전하여 AND 게이트(17)에 부여되면 좋다. 필요한 레벨 변별 회로의 임계치를 Th₁과는 다른 값으로 한다.The F (L) detection unit 31 can also be configured as described above. The output signal of the level converting circuit 16 may be inverted between H and L and applied to the AND gate 17. The threshold of the required level discriminating circuit is set to a value different from Th ₁ .

다음에, 제2임계치 발생부(41)의 구성예에 대하여 설명한다.Next, the structural example of the 2nd threshold value generation part 41 is demonstrated.

제7도는 입력 수신 파형의 일예를 나타내고 있다. 이 도에서 알수 있듯이, 수신 신호에는 화이트 노이즈나 펄스상 노이즈가 포함도어 있다. 제2임계치 발생부(41)는 1주기(T)사이에 있어서 화이트 노이즈의 평균치인 진폭(D_W)과 펄스상 노이즈의 피크값(V_N)을 검출하고, 이들의 값에 의하여 고·저 임계치(ThH, ThL)를 파지 추론한다.7 shows an example of an input reception waveform. As can be seen from this figure, the received signal contains white noise or pulsed noise. The second threshold value generating section 41 detects the amplitude D _W , which is the average value of the white noise, and the peak value V _N of the pulsed noise, between one period T, The thresholds ThH and ThL are held and inferred.

제8도는 제2임계치 발생부(41)의 일예를 나타내는 것이다.8 shows an example of the second threshold value generator 41.

수신 신호는 하이패스필터(42)에 부여되고, 여기서 본래의 신호 성분이 카트되고, 고주파 노이즈 성분만이 통과하고, 적분 회로(43) 및 피크 검출 회로(44)에 입력한다. 이들의 적분 회로(43) 및 피크 검출 회로(44)에는 클리어 신호(CLR)가 부여되고 있으며, 이들의 회로(43,44)는 1주기 T마다 클리어되어 동작을 반복한다.The received signal is applied to the high pass filter 42, where the original signal component is carted out, only the high frequency noise component passes, and is input to the integrating circuit 43 and the peak detecting circuit 44. Clear signals CLR are applied to these integration circuits 43 and the peak detection circuits 44, and these circuits 43 and 44 are cleared every one period T to repeat the operation.

적분 회로(43)는 제9도에 나타나듯이, 입력 고주파 노이즈 신호의 한쪽 극성 성분만을 취출하는 다이오드(51), 취출된 1극성의 노이즈 신호를 적분하는 콘덴서(53)를 귀환 회로에 포함하는 연산 증폭기(52) 및 클리어 신호(CLR)에 의하여 온으로 되어 콘댄서(53)에 충전되 전하를 1주기 T마다 방전되는 트랜지스타(54)를 포함하고 있다. 이 적분 회로(43)에서 얻어지는 적분치가 화이트 노이즈 진폭(D_W)으로서 파지 추론부(45)에 부여된다.As shown in FIG. 9, the integrating circuit 43 includes, in the feedback circuit, a diode 51 for extracting only one polar component of the input high frequency noise signal, and a capacitor 53 for integrating the extracted monopolar noise signal. Transistor star 54 which is turned on by amplifier 52 and clear signal CLR and charged to condenser 53 is discharged every one cycle T. The integral value obtained by this integration circuit 43 is provided to the holding inference unit 45 as the white noise amplitude D _W.

피크 검출 회로(44)는 제10도에 나타나듯이, 입력 노이즈 신호의 한쪽 구성의 성분을 취출하여 증폭하는 연산 증폭기(61)와 다이오드(62), 연산 증폭기(61)의 출력 피크 레벨을 유지하는 콘덴서(63) 및 클리어 신호(CLR)에 의하여 온으로 되고, 콘덴서(63)에 축적되어 있는 전하를 방전하는 트랜지스타(64)를 포함하고 있다. 이 피크 검출 회로(44)의 검출 피크값(V_N)는 파지 추론부(45)에 부여된다.As shown in FIG. 10, the peak detection circuit 44 maintains the output peak levels of the operational amplifier 61, the diode 62, and the operational amplifier 61 which take out and amplify the components of one component of the input noise signal. Transistor star 64 is turned on by the capacitor 63 and the clear signal CLR, and discharges the electric charge accumulated in the capacitor 63. The detection peak value V _N of the peak detection circuit 44 is provided to the gripping inference unit 45.

파지 추론부(45)는 클리어 신호(CLR)가 출력되기 직전의 적분의 회로(43)의 적분치(D_W) 및 피크 검출회로(44)의 피크값(V_N)을 취입한다. 파지 추론부 (45)는 디지탈 아나로그를 묻지않고 파지 추론전용의 아키텍쳐를 가지는 것에 의하여 실현하는 것도 가능하고, 마이크로콤퓨터를 파지 출론용에 프로그램하는 것에 의하여도 실현할 수 있다.The gripping inference unit 45 takes in the integrated value D _W of the integrated circuit 43 just before the clear signal CLR is output and the peak value V _N of the peak detection circuit 44. The gripping inference unit 45 can be realized by having an architecture dedicated for gripping inference without asking for digital analogue, and can also be realized by programming a microcomputer for gripping discourse.

파지 추론부(45)에는 제11도 및 제12도에 나타나듯이, 입력 변수인 화이트 노이즈 진폭(D_w) 및 펄스상 노이즈의 피크값(V_N)의 멤버쉽 관수 및 제13도 및 제14도에 나타나듯이, 출력 변수인 고·저 임계치(ThH,ThL)의 멤버쉽 관수가 이미 설정되어 있다.In the gripping reasoning unit 45, as shown in FIGS. 11 and 12, membership irrigation of the input noise white noise amplitude D _w and the peak value V _n of pulse phase noise, and FIGS. 13 and 14 As shown in the figure, the membership of the high and low threshold values ThH and ThL is already set.

본 실시예에서는 노이즈 진폭(D_W)과 피크값(V_N)의 멤버쉽 관수는 크면(L), 작은(S)의 언어 정보를 각각 나타내는 2종류가 설정되어 있다. 고·저 임계치 ThH, ThL의 멤버쉽 관수는, 작은(S), 중정도(M), 대(L) 및 매우 큰(VL) 4종류가 설정되어 있다.In the present embodiment, two kinds of membership information of the noise amplitude D _W and the peak value V _N are set to indicate language information of large (L) and small (S), respectively. Four types of high and low threshold value ThH and ThL membership irrigation are small (S), medium (M), large (L), and very large (VL).

파지 추론부(45)에는, 제15도에 테이블형으로 나타나듯이, 이른바 If, then룰 이라고 불리는 룰이 이미 설정되어 있다. 제15도의 최상단의 것은 다음과 같은 룰을 나타내고 있다.In the gripping inference unit 45, a rule called so-called If and then rules is already set, as shown in a table form in FIG. The uppermost one in FIG. 15 shows the following rules.

노이즈 진폭(D_W)이 작고(S), 노이즈피크값(V_N)이 작으면 (S), 고·저 임계치(ThH) 또는 ThL를 작게 (낮게)하라(S). 파지 추론부(45)는, 1주기 T마다 취입한 노이즈 진폭(D_W)과 노이즈 피크값(V_N)을 사용하고, 상기의 멤버쉽 관수와 룰에 따른 파지추론을 실행하고, 그 결론을 디파지파이하여 최종적으로 임계치(ThH) 또는 ThL를 결정한다.If the noise amplitude D _W is small (S) and the noise peak value V _N is small (S), make the high and low threshold ThH or ThL small (low). The gripping inference unit 45 uses the noise amplitude D _W and the noise peak value V _N taken in every one cycle T, performs the gripping reasoning according to the membership irrigation and the rule above, and determines the conclusion. Finally, the threshold value ThH or ThL is determined.

이와 같이하여 결정된 임계치(ThH, ThL)는 노이즈의 상태를 반영하고 있으므로, 노이즈를 포함하는 신호의 레벨 변별에 적합하다. 따라서 임계치(ThH, ThL)는 상술한 총합관수(S_a,S_b)의 변별 뿐만 아니라. 일반적인 신호의 레벨 변별에도 사용하는 것이 가능하다. 상기 실시예에서는 고·저 2종류의 임계치를 구하고 있지만, 1종류의 임계치를 얻도록 하여도 좋은 것은 물론이다.The thresholds ThH and ThL determined in this way reflect the state of noise, and are suitable for level discrimination of a signal containing noise. Therefore, the threshold value (ThH, ThL) as well as the discrimination of the above-described total irrigation (S _a, S _b). It is also possible to use for level discrimination of general signals. In the above embodiment, two types of high and low thresholds are obtained, but of course, one type of threshold may be obtained.

제16도 및 제17도는 다른 실시예를 나타내고 있다.16 and 17 show another embodiment.

제16도에서, 수신 신호가 변화하는 범위내에 복수의 (본 실시예에서는 3개의) 다른 임계치(V1, V2, V3, (V3 V2 V1))가 설정되어 있다. 수신 신호의 1주기 T마다. 임계치(V1)를 초과하는 신호의 시간폭의 합꼐(CN₁), 임게치(V2)를 초과하는 신호의 시간폭의 함계(CN₂) 및 임계치(V3)를 초과하는 신호의 시간폭의 합계(CN₃)가 계측된다. 그리고, 다음식에 따라 총합관수(S_C)가 산출된다.In Fig. 16, a plurality of (three in this embodiment) different threshold values V1, V2, V3, (V3 V2 V1) are set within a range in which the received signal changes. Every one period T of the received signal. The sum of the time widths of the signals exceeding the threshold V1 (CN ₁ ), the sum of the time widths of the signals exceeding the threshold V2 (CN ₂ ) and the sum of the time widths of the signals exceeding the threshold (V3). (CN ₃ ) is measured. Then, the sum is irrigation (S _C) is calculated in accordance with the food.

S_C= C₁CN₁+ C₂CN₂+ C₃CN₃.....................(5)S _C = C ₁ CN ₁ + C ₂ CN ₂ + C ₃ CN ₃ ..................... (5)

여기서 C₁,C₂,C₃는 계수이다. 이 총합관수(S_C)가 적당한 임께치 (고정된 일정치이어도 상술의 임계치(ThH, ThL)에서도 좋다)에 의하여 변별시킴으로서, 데이타 「1」또는 「0」가 판정된다.Where C ₁ , C ₂ , C ₃ are coefficients. The data "1" or "0" is determined by discriminating the sum total irradiance S _C by an appropriate threshold value (although the fixed constant value may be the above-described threshold values ThH and ThL).

제17도는 상기의 동작을 행하는 회로 구성의 일예를 나타내는 것이다.17 shows an example of a circuit configuration for performing the above operation.

수신 신호는 3개의 콤퍼레이터 (71,72,73)에 입력한다. 이들의 콤퍼레이터 (71,72,73)에는 임계치 (V1,V2,V3)가 설정되어 있으며, 입력 수신 신호가 이들의 임계치를 초과하면, 각각 H레벨의 신호를 출력하고, AND 게이트(74,75,76)에 각각 부여한다. AND 게이트(74~76)에는 클럭 신호 (CLK)가 입력하고 있으며, 이 클럭 신호(CLK)는 대응하는 콤퍼레이터의 출력이 H레벨일 때에 AND 게이트를 통하여 카운터(77,78,79)에 각각 입력 한다. 카운터(77~79)는 클리어 신호(CLR)에 의하여 클리어도고, 입력하는 클럭 신호(CLK)를 클리어시켰을 때에서 계수한다. 카운터가 재차 클리어되기 직전의 계수치가 시간폭의 합계(CN_{1 ,}CN_{2 ,}CN₃)로서 CPU(80)에 취입된다. CPU(80)은 1주기 T마다 제(5)식의 연산을 행하고, 소정의 임계치와 비교 처리를 하여 수신 데이타를 출력한다. 「1」나 「0」인지 결정할 수 없을 때에는 재송 요구 신호를 출력하도록 하여도 좋다.The received signal is input to three comparators 71, 72 and 73. Thresholds (V1, V2, V3) are set in these comparators 71, 72, and 73. When the input reception signal exceeds these thresholds, the H level signals are output, respectively, and the AND gates 74, 75 are used. And 76) respectively. The clock signal CLK is input to the AND gates 74 to 76, and the clock signal CLK is input to the counters 77, 78, and 79 through the AND gate, respectively, when the output of the corresponding comparator is at the H level. do. The counters 77 to 79 are cleared by the clear signal CLR and are counted when the input clock signal CLK is cleared. The count value immediately before the counter is cleared again is entered into the CPU 80 as the sum of the time widths (CN _1, CN _2, CN ₃ ). The CPU 80 calculates equation (5) every one cycle T, performs comparison processing with a predetermined threshold value, and outputs received data. If it is not possible to determine whether it is "1" or "0", the retransmission request signal may be output.

상기 실시예에서는 수신 데이타의 파형 정형에 대하여 서술되어 있지만, 본 발명은 임의의 신호에 대하여 적용 가능한 것은 물론이다.In the above embodiment, waveform shaping of received data is described, but of course, the present invention can be applied to any signal.

Claims (8)

입력 신호의 단위 시간 길이내에 있어서 신호 시간폭, 피크값 레벨 및 신호결락 시간폭의 3항목중의 적어도 2항목을 각각 검출하고, 검출한 항목에 대하여 검출한 값을 논리치「1」 또는 논리치「0」를 나타내는 관수에 의하여 변환하고, 변환된 적어도 2항목의 관수치에 소정의 연산을 실시하고, 이 연산 결과를 소정의 임계치로서 변별함으로, 입력 신호의 상기 단위 시간 길이에 있어서 논리치「1」 또는 「0」를 결정하는 파형 정형 방법.At least two of the three items of the signal time width, the peak value level, and the signal missing time width are respectively detected within the unit time length of the input signal, and the detected value is determined by the logical value "1" or logical value. By converting by an irrigation value of "0", performing a predetermined operation on the converted irrigation value of at least two items, and discriminating the result of the operation as a predetermined threshold value, the logical value " Waveform shaping method for determining "1" or "0". 제1항에 있어서, 입력 신호의 화이트 노이즈의 진폭을 나타내는 값과 펄스상 노이즈의 피크값을 각각 검출하고, 이들이 검출한 값을 입력으로 하고, 화이트 노이즈의 진폭을 나타내는 값, 펄스상 노이즈의 피크치 및 임계치 각각에 관한 멤버쉽 관수와 이미 정하여진 소정의 룰에 의하여, 상기 임계치를 결정하는 파형 정형 방법.A value indicating the amplitude of white noise of an input signal and a peak value of pulsed noise are respectively detected, and the values detected are taken as inputs, and a value representing the amplitude of white noise and a peak value of pulsed noise. And determining the threshold value according to a membership rule for each of the threshold values and a predetermined rule. 입력 신호의 화이트 노이즈의 진폭을 나타내는 값과 펄스상 노이즈의 피크값을 각각 검출하고, 이들이 검출한 값을 입력으로 하고, 화이트 노이즈의 진폭을 나타내는 값, 펄스상 노이즈의 피크값 및 임계치 각각에 관한 멤버쉽 관수와 이미 정하여진 소정의 룰에 의하여, 입력 신호를 파형 정형하기 위한 임계치를 결정하는 파형 정형을 위한 임계치의 작성 방법.Detects a value representing the amplitude of white noise of an input signal and a peak value of pulsed noise, respectively, and uses the detected values as inputs, and a value representing the amplitude of white noise, a peak value of pulsed noise, and a threshold value, respectively. A method for creating a threshold for waveform shaping, wherein the threshold for determining waveform shaping of an input signal is determined based on membership irrigation and predetermined rules. 입력 신호의 단위 시간 길이내에 있어서 신호 시간폭, 피크값 레벨 및 신호 결락 시간폭의 3항째중의 적어도 2항목을 각각 검출하는 수단, 검출한 항목에 대하여 검출한 값을 논리친「1」또는 논리치「0」를 나타내는 관수에 의하여 변환하는 수단, 변환된 적어도 2항목의 관수치에 소정의 환산을 실시하는 수단 및 이 연산 결과를 소정의 임계치로서 변별함으로써, 입력 신호의 상기 단위 시간 길이에 있어서 논리치 「1」또는 「0」를 결정하는 수단을 갖춘 파형 정형 장치.Means for detecting at least two items in the third term of the signal time width, the peak value level, and the signal missing time width within the unit time length of the input signal, and " 1 " Means for converting by an irrigation value representing a value "0", means for performing a predetermined conversion to the converted irrigation value of at least two items, and discriminating the result of the calculation as a predetermined threshold value in the unit time length of the input signal. A waveform shaping device having a means for determining a logic value "1" or "0". 제4항에 있어서, 입력 신호의 화이트 노이즈의 진폭을 나타내는 값을 검출하는 수단, 펄스상 노이즈의 피크값을 검출하는 수단 및 이들이 검출한 값을 입력으로 하고, 화이트 노이즈의 진폭을 나타내는 값, 펄스상 노이즈의 피크값 및 임계치 값에 관한 멤버쉽 관수와 이미 정하여지 소정의 룰에 의하여, 상기 임계치를 결정하는 수단을 갖춘 파형 정형 장치.5. A value according to claim 4, wherein the means for detecting a value representing the amplitude of white noise of the input signal, the means for detecting the peak value of the pulsed noise, and the value detected by these are input, and the value representing the amplitude of the white noise, pulse A waveform shaping device comprising means for determining the threshold value according to membership rules relating to peak values and threshold values of phase noise and predetermined rules. 입력 신호의 화이트 노이즈의 진폭을 나타내는 값을 검출하는 수단, 펄스상 노이즈의 피크값을 검출하는 수단과, 이들이 검출한 값을 입력으로 하고, 화이트 노이즈의 진폭을 나타내는 값, 펄스상 노이즈의 피크값 및 임계치 각각에 관한 멤버쉽 관수와 이미 정하여진 소정의 룰에 의하여, 입력 신호를 파형 정형하기 위한 임계치를 결정하는 수단을 갖춘 파형 정형을 위한 임계치의 작성 장치.Means for detecting a value indicating the amplitude of white noise of the input signal, means for detecting the peak value of the pulsed noise, and a value indicating the amplitude of the white noise as the input, the value indicating the amplitude of the white noise, and a peak value of the pulsed noise And means for determining a threshold for waveform shaping the input signal by membership rules for each of the thresholds and predetermined rules already determined. 입력 신호에 대하여 다른 복수 레벨의 제1임계치를 설정하고, 입력 신호를 소정 시간에 걸쳐, 상기 제1의 임계치 값으로 각각 변별하고, 각 임계치를 초과하는 부분의 시간폭을 각각 구하고, 얻어진 복수의 시간폭에 소정의 연산을 하고, 그 연산 결과를 제2의 임계치로서 변별하여, 입력 신호의 상기 소정 시간에 있어서 논리치 「1」또는 「0」를 결정하는 파형 정형 방법.A plurality of obtained first threshold values of different plural levels are set for the input signals, the input signals are discriminated into the first threshold values over a predetermined time period, and the time widths of the portions exceeding the respective threshold values are obtained, respectively. The waveform shaping method of performing a predetermined | prescribed operation to a time width | variety, and discriminating the calculation result as a 2nd threshold value, and determining logical value "1" or "0" in the said predetermined time of an input signal. 다른 복수 레벨의 제1임계치가 설정되고, 입력 신호를 소정시간에 걸쳐 상기 제1의 임계치로서 각각 변별하고, 각 임계치를 부분의 시간폭을 각각 나타내는 비교 수단, 얻어진 복수의 시간폭에 소정의 연산을 실시하는 연산 수단과, 상기 연산 결과를 제2의 임계치로서 변별함으로, 입력 신호의 상기 소정 시간에 있어서 논리치 「1」또는 「0」를 결정하는 수단을 갖춘 파형 정형 장치.First threshold values of different plural levels are set, the input signals are respectively discriminated as the first threshold values over a predetermined time period, and each threshold value is compared means each representing a time width of a portion, and a predetermined calculation is performed on the obtained plurality of time widths. And means for determining a logic value "1" or "0" in said predetermined time of an input signal by discriminating said calculation result as a second threshold value.