KR940001842Y1 - 외부 디스플레이 선택회로 - Google Patents
외부 디스플레이 선택회로 Download PDFInfo
- Publication number
- KR940001842Y1 KR940001842Y1 KR2019910013513U KR910013513U KR940001842Y1 KR 940001842 Y1 KR940001842 Y1 KR 940001842Y1 KR 2019910013513 U KR2019910013513 U KR 2019910013513U KR 910013513 U KR910013513 U KR 910013513U KR 940001842 Y1 KR940001842 Y1 KR 940001842Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- signal line
- output buffer
- output
- external display
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 외부 디스플레이 선택 회로의 블럭도.
제 2 도는 이 고안의 실시예에 따른 외부 디스플레이 선택 회로의 블럭도이다.
이 고안은 정보처리 기기의 외부 디스플레이(display)선택 회로에 관한 것으로서, 특히 외부 디스플레이가 사용되지 않을 경우에 출력 버퍼 제어부를 디스에이블(disable)시킴으로써 출력 버퍼(buffer)제어부에 의한 전력 소모를 감소시킨 외부 디스플레이 선택 회로에 관한 것이다.
정보처리 기기에서는 하나의 시스템 본체에 다수의 외부 디스플레이가 연결 가능하다.
따라서 복수개의 외부 디스플레이를 사용하는 경우에 여러개의 외부 디스플레이중에서 하나의 외부 디스플레이를 선택할 수 있는 수단이 필요하며 이러한 수단으로써 외부 디스플레이 선택 회로가 사용된다.
제1도는 종래의 외부 디스플레이 선택 회로의 블럭도이다. 제1도에 도시되어 있듯이 종래의 외부 디스플레이의 구성은 출력 버퍼 선택 신호선에 연결된 디코더(decoder)(11)와, 출력 버퍼 선택 신호선에 연결된 동기신호부(12)와, 디코더(11)와 동기 신호부(12)와 화면 표시 상태 신호선에 연결된 화면 표시 상태 제어부(13)와, 클럭 신호를 발생하는 클럭 발생부(14)와, 클럭 단자가 음극선과(Cathoe Ray Tube CRT)형 외부 디스플레이에 연결된 경우에 입력 단자가 출력 데이타 신호선과 디코더(11)와 동기 신호부(12)에 연결되고 출력 단자가 액정 표시장치(Liquid Crystal Display, LCD)나 플라즈마 표시장치(plasma display)와 같은 평판형 외부 디스플레이에 연결된 경우에 입력 단자가 출력 데이터 신호선과 화면 표시상태 제어부(13)에 연결되는 n개의 출력버퍼(21~2n)로 이루어진다.
상기한 구성에 의한 종래의 외부 디스플레이 선택회로의 동작은 다음과 같다. 출력 버퍼 제어부(10)에 출력 버퍼 선택 신호가 입력되면 출력 제어부(10)의 디코더(11)는 출력 버퍼 선택 신호의 디코딩 신호를 출력하고 동기 신호부(12)의 출력 신호는 출력 버퍼(21~21n)에 연결되는 외부 디스플레이가 음극선관형 디스플레이인 경우에 그대로 출력 버퍼(21~21n)로 출력되지만, 출력 버퍼(21~21n)에 연결되는 외부 디스플레이인 경우에는 출력 버퍼(10)에 화면 표시 상태 제어부(13)로 출력된다.
화면 표시 상태제어부(13)는 화면 표시 상태 신호와 디코더(11)의 출력 신호와 동기 신호부(12)의 출력 신호를 입력 신호로 출력 버퍼(21~21n)에 평판형 출력 버퍼 제어 신호를 출력한다.
그러나 종래의 외부 디스플레이 선택 회로는 외부 디스플레이가 사용되지 않을 경우에도 출력 버퍼 제어부(10)가 동작하고 있음으로해서 출력 버퍼제어부(10)의 전력 소모에 의한 전력 낭비가 있는 단점이 있다.
따라서 이 고안의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 외부 디스플레이가 사용되지 않을 경우에 출력 버퍼 제어부를 디스에이블시킴으로써 출력 버퍼 제어부에 의한 전력 소모를 감소시킨 회부 디스플레이 선택 회로를 제공하는데 있다.
상기한 목적을 달성하기 위한 외부 디스플레이 선택 회로의 구성은 출력 버퍼 선택 신호선과 인에이블 신호선에 연결되어 인에이블 신호가 하이(high)상태일 경우에 출력 버퍼 선택 신호를 디코딩하는 디코더와, 출력 버퍼 선택 신호선과 인에이블 신호선에 연결되어 동기 신호를 출력하는 동기 신호부와 디코더와 동기 신호부와 화면 표시 상태 신호선에 연결되어 평판형 출력 버퍼 제어 신호를 화면 표시 상태 제어부와, 인에이블 신호선에 연결되어 인에이블 신호가 하이 상태일 경우에 클럭 신호를 발생하는 클럭 발생부와, 출력 단자가 음극선관형 외부 디스플레이에 연결된 경우에 입력 단자가 출력데이터 신호선과 디코더와 동기 신호부에 연결되고 출력 단자가 액정 표시장치나 플라즈마 표시장치와 같은 평판형 외부 디스플레이에 연결될 경우에 입력단자가 출력 데이터 신호선과 화면 표시 상태 제어부에 연결되는 n개의 출력버퍼로 이루어진다.
상기한 구성에 따른 이 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제2도는 이 고안의 실시예에 따른 외부 디스플레이이 선택 회로의 블럭도이다.
제2도에 도시되어 있듯이 이 고안의 실시예에 따른 구성은 출력 버퍼 선택 신호선과 인에이블 신호선에 연결된 디코더(31)와, 출력 버퍼 선택 신호선과 인에이블 신호선에 연결된 동기 신호부(32)와, 디코더(31)와 동기 신호부(32)와 화면 표시 상태 신호선에 연결된 화면 표시 상태 제어부(33)와, 클럭 신호를 발생하는 클럭 신호를 발생하는 클럭 발생부(34)와, 출력 단자가 음극선관형 외부 디스플레이에 연결될 경우에 입력 단자가 출력 데이터 신호선과 디코더(31)와 동기 신호부(32)에 연결되고 출력 단자가 액정 표시장치나 플라즈마 표시장치와 같은 평판형 외부 디스플레이에 연결된 경우에 입력 단자가 출력데이타 신호선과 화면 표시 상태 제어부(33)에 연결되는 n개의 출력버퍼(41~4n)로 이루어진다.
상기한 구성에 의한 외부 디스플레이 선택 회로의 동작은 다음과 같다.
인에이블 신호가 하이 상태일 때는 출력 버퍼 제어부(30)에 출력 버퍼 선택 신호가 입력되면 디코더(31)는 출력 버퍼 신호의 디코딩 신호를 출력하고 동기 신호부(32)는 동기 신호를 출력한다. 상기한 디코더(31)와 동기 신호부(32)의 출력 신호는 출력 버퍼(41~41n)에 연결되는 외부 디스플레이가 음극선관형 디스플레이인 경우에 그대로 출력 버퍼(41~41n)로 출력되지만 출력 버퍼(41~41n)로 출력되지만 출력버퍼(41~41n)에 연결되는 외부 디스플레이가 평판형 디스플레인 경우에는 화면 표시 상태 제어부(33)로 출력된다. 상기한 화면 표시 상태 제어부(33)는 화면 표시 상태 신호와 디코더(31)와 동기 신호부(32)의 출력 신호를 입력 신호로하여 출력 버퍼(41~41n)에 평판형 출력 버퍼 제어 신호를 출력한다.
그러나 인에이블 신호가 로우(low) 상태일 때는 디코더(31)와 동기 신호부(32)와 클럭 발생부(34)가 디스에이블 되므로 결국 출력 버퍼 제어부(30)는 디스에이블 된다. 따라서 외부 디스플레이를 사용하지 않을 때는 인에이블 신호를 로우 상태가 되게 함으로써 출력 버퍼 제어부(30)를 디스에이블 시켜 출력 버퍼 제어부(30)에 의한 전력 소모를 방지할 수가 있다.
이상에서와 같이 이 고안의 실시예에서 외부 디스플레이가 사용되지 않을 경우에 출력 버퍼 제어부를 디스에이블 시킴으로써 출력 버퍼 제어부에 의한 전력 소모를 감소시킨 외부 디스플레이 선택 회로를 제공할 수 있으며 이 고안의 이러한 효과는 복수개의 회부 디스플레이를 사옹하는 정보처리 기기에 이용될 수가 있다.
Claims (1)
- 복수개의 외부 디스플레이를 사용하는 정보처리 기기의 외부 디스플레이 선택 회로에 있어서, 출력 버퍼 선택 신호선과 인에이블 신호선에 연결되어 인에이블 신호가 하이 상태일 경우에 출력 버퍼 선택 신호를 디코딩하는 디코더(31), 출력 버퍼 선택 신호선과 인에이블 신호선에 연결되어 동기 신호를 출력하는 동기 신호부(32)와, 디코더(31)와 동기 신호부(32)와 화면 표시 상태 신호선에 연결되어 평판형 출력 버퍼 제어 신호를 출력하는 화면 표시 상태 제어부(33)와, 인에이블 신호선에 연결되어 인에이블 신호가 하이 상태일 경우에 클럭 신호를 발생하는 클럭 발생부(34)와, 인에이블 신호선에 연결되어 인에이블 신호가 하이 상태일 경우에 클럭 신호를 발생하는 클럭 발생부(34)와 출력 데이터 신호선과 디코더(31)와 동기 신호부(32)에 연결되고, 출력 단자가 액정 표시장치나 플라즈마 표시장치와 같은 평판형 외부 디스플레이에 연결된 경우에 입력 단자가 출력 데이타 신호선과 화면 표시 상태 제어부(33)에 연결되는 n개의 출력버퍼로 이루어지는 것을 특징으로 하는 외부 디스플레이 선택 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910013513U KR940001842Y1 (ko) | 1991-08-23 | 1991-08-23 | 외부 디스플레이 선택회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910013513U KR940001842Y1 (ko) | 1991-08-23 | 1991-08-23 | 외부 디스플레이 선택회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930005380U KR930005380U (ko) | 1993-03-22 |
| KR940001842Y1 true KR940001842Y1 (ko) | 1994-03-25 |
Family
ID=19318277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019910013513U KR940001842Y1 (ko) | 1991-08-23 | 1991-08-23 | 외부 디스플레이 선택회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940001842Y1 (ko) |
-
1991
- 1991-08-23 KR KR2019910013513U patent/KR940001842Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930005380U (ko) | 1993-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935731A (en) | Image display apparatus | |
| JPH07191644A (ja) | ビデオカードの同期信号極性変換回路 | |
| KR940001842Y1 (ko) | 외부 디스플레이 선택회로 | |
| JP4291663B2 (ja) | 液晶表示装置 | |
| KR920007931Y1 (ko) | 기체방전형 표시장치의 스캔라인 구동회로 | |
| KR0142468B1 (ko) | 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법 | |
| KR100242835B1 (ko) | 스캔 레이트 콘트롤러 | |
| US5500653A (en) | Character data writing device | |
| KR980004293A (ko) | 평판 디스플레이 장치 | |
| KR100268480B1 (ko) | 포맷컨버터 모듈을 갖는 영상표시기기 | |
| KR19980060015A (ko) | 디이 신호를 이용하여 소비 전력을 저감시킨 액정 모듈의 인터페이스 회로 | |
| KR100446391B1 (ko) | 액정표시소자의구동회로및구동방법 | |
| KR100448052B1 (ko) | 액정표시장치의데이터신호제어회로 | |
| KR100599951B1 (ko) | 액정 표시 장치의 자주모드회로 | |
| KR0169370B1 (ko) | 데이타 인에이블신호 우선처리의 액정표시장치 신호처리회로 | |
| JP2822421B2 (ja) | 走査型表示装置 | |
| KR100925291B1 (ko) | 액정 표시 장치 | |
| KR100467520B1 (ko) | 회로보호기능을갖는액정표시장치용구동회로 | |
| JPH04330489A (ja) | 液晶表示装置 | |
| KR900000719B1 (ko) | 액정 표시 소자의 콘트롤러 | |
| KR900005590B1 (ko) | 임의구간 반전표시 방법 | |
| KR100264460B1 (ko) | 액정 표시 시스템 | |
| KR910006338Y1 (ko) | 문자발생기에 의한 확대문자표시회로 | |
| KR890007638Y1 (ko) | Lcd 콘트롤러의 드라이브 선택신호 발생회로 | |
| KR100200365B1 (ko) | 엔티에쓰씨/팔 겸용 행 구동 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20030227 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |