KR930703642A - 순서를 벗어난 작업 처리방법 및 장치 - Google Patents

순서를 벗어난 작업 처리방법 및 장치

Info

Publication number
KR930703642A
KR930703642A KR1019930702016A KR930702016A KR930703642A KR 930703642 A KR930703642 A KR 930703642A KR 1019930702016 A KR1019930702016 A KR 1019930702016A KR 930702016 A KR930702016 A KR 930702016A KR 930703642 A KR930703642 A KR 930703642A
Authority
KR
South Korea
Prior art keywords
task
steps
executing
tasks
interrupt
Prior art date
Application number
KR1019930702016A
Other languages
English (en)
Other versions
KR100280161B1 (ko
Inventor
알. 처어치 크랙
에스. 쉬빙어 조세프
티. 제닝스 앤드루
Original Assignee
보베테 죤스
유니시스 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보베테 죤스, 유니시스 코포레이숀 filed Critical 보베테 죤스
Publication of KR930703642A publication Critical patent/KR930703642A/ko
Application granted granted Critical
Publication of KR100280161B1 publication Critical patent/KR100280161B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802Instruction prefetching
    • G06F9/3804Instruction prefetching for branches, e.g. hedging, branch folding
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384Register renaming
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3853Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution of compound instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861Recovery, e.g. branch miss-prediction, exception handling
    • G06F9/3863Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Advance Control (AREA)
  • Multi Processors (AREA)
  • Retry When Errors Occur (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

컴퓨터 시스템(제1도)이 의도된 순서와는 다른 순서로 결과를 제공하도록 단계들을 수행한다. 지시들이 다수 작업들로 접속된다. 컴퓨터 지시스트림내 한 변수의 다른 인보케이션이 각기 다른 저장위치에 할당되며 각 저장위치가 각기 다른 작업에 해당된다. 한 특정 작업과 관련된 모든 저장위치가 이용가능리소스를 나타내는때(가렬, 유효한 가변입력), 작업이 실행될 수 있다. 한 메카니즘이 필요하다면 인터럽터 또는 에라 때문에 작업재-실행을 허용한다.

Description

순서를 벗어난 작업 처리방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 중앙처리모듈(CPM)의 아카텍쳐를 도시한 블럭도표, 제2도는 주소지정결합 연합 메모리내 레지스터의 구성을 도시한 도표, 제3도는 CFM발생 작업의 수행을 설명하는데 유용한 흐름도.

Claims (18)

  1. 컴퓨터 프로그램이 다수의 단계를 포함하고, 이같은 단계의 실행이 상기 다수의 단계에 상응하는 다수의 결과를 발생시키며, 상기 다수의 단계가 예정된 순서로 상기 다수의 결과를 제공하도록 되는 이같은 컴퓨터 프로그램을 실행하기 위한 장치가, 다수의 접합된 지시를 형성시키기 위해 상기 다수의 단계 하나하나를 결합시키기 위한 접합수단, 다수의 작업을 형성시키기 위한 작업구성 수단으로서, 각각의 작업이 상기 다수의 접합된 지시중 한 지시를 포함하게 되는 작업 구성수단, 그리고 다수의 작업을 실행하기 위한 작업 실행수단으로서, 상기 다수의 결과가 상기 예정된 순서와는 다른 순서로 획득되는 작업 실행수단을 포함함을 특징으로 하는 컴퓨터 작업 처리장치.
  2. 제1항에 있어서, 상기 작업중 한 작업을 실행하는 동안에 에라의 탐지가 있게되면 상기 작업구성 수단을 인터럽트 하기 위한 수단, 그리고 상기 한 작업을 재시작시키기 위해 상기 인터럽트 수단에 응답하는 재시작 수단을 더욱더 포함함을 특징으로 하는 작업 처리 장치.
  3. 제2항에 있어서, 상기 재시작 수단이 상기 작업 실행수단에 의한 실행을 위해 또다른 다수의 작업을 형성시키기 위한 수단을 포함하며, 상기 또다른 다수의 작업 각 작업이 다수의 단계중 각기 다른 단계를 포함하고, 상기 다수의 접합된 지시중 한 지시가 이로부터 형성됨을 특징으로 하는 작업 처리장치.
  4. 제2항에 있어서, 다수의 작업 실행 파라미터가 상기 다수의 작업 각각과 관련이 있으며, 상기 다수의 작업 실행 파라미터중 하나가 상기 관련된 작업을 재시작시키기 위해 상기 재시작 수단에 의해 사용되고, 상기 접합수단과 상기 구성수단이 상기 다수의 작업실행 파라미터를 저장하는 코드유닛내에 포함됨을 특징으로 하는 작업 처리장치.
  5. 제1항에 있어서, 상기 장치가 다수의 리소스(resources)를 포함하며, 그리고 상기 작업구성 수단이 상기 다수의 접합된 지시 가운데 다수의 리소스를 할당하기 위한 할당수단을 포함함을 특징으로 하는 작업 처리장치.
  6. 제1항에 있어서, 상기 다수의 단계 하나하나가 각각 다수의 변수에 접근하며, 상기 장치가 다수의 각 메모리 위치내에 상기 다수의 변수에 의해 규정된 다수의 각 크기를 저장하기 위한 레지스터수단, 그리고 상기 다수의 변수를 상기 다수의 위치 적어도 하나로 맵핑하기 위한 관련 메모리 수단을 더욱더 포함함을 특징으로 하는 작업 처리장치.
  7. 제6항에 있어서, 상기 레지스터 수단내에 상기 다수의 각 메모리 위치를 할당하기 위한 작업 실행수단에 연결된 기준 유닛 수단을 더욱더 포함함을 특징으로 하는 작업 처리장치.
  8. 제7항에 있어서, 상기 장치가 한 메모리를 포함하고, 이 메모리와 상기 기준 유닛 수단 사이의 자료를 전달하기 위한 메모리 유닛수단을 포함함을 특징으로 하는 작업 처리장치.
  9. 제1항에 있어서, 상기 작업 실행수단이 상기 다수의 결과중 적어도 하나를 결정하기 위해 적어도 하나의 산술 처리기를 포함함을 특징으로 하는 작업 처리장치.
  10. 컴퓨터 프로그램을 실행하기 위한 장치로서, 상기 컴퓨터 프로그램이 적어도 하나의 메인변수를 참조하는 다수의 단계를 포함하며, 이같은 장치가, 상기 메인변수를 다수의 일시적 변수로 대체시키기 위한 수단으로서, 다수의 일시적 변수 각각이 다수의 단계중 각각 상이한 단계에서 상기 메인변수를 대체하는 메인변수 대체수단, 자료크기를 저장하기 위한 다수의 위치를 포함하는 레지스터 수단, 상기 레지스터 수단내내 상기 다수의 위치중 적어도 한 위치를 상기 다수의 일시적 변수로 할당하기 위한 수단, 유효자료를 가지는 상기 레지스터 수단내 다수의 위치중 선택된 각 위치에 응답하여 다수의 단계중 한 단계를 실행하기 위한 실행수단을 포함함을 특징으로 하는 작업 처리장치.
  11. 제10항에 있어서, 다수의 위치를 포함하는 유효자료 배열을 더욱더 포함하며, 상기 유효자로 배열내 각 위치가 레지스터 파일내 일시적 변수 각각의 유효를 나타내게됨을 특징으로 하는 작업 처리장치.
  12. 제11항에 있어서, 작업을 구성시키기 위한 수단을 더욱더 포함하며, 상기 작업이 상기 다수의 일시적 변수들중 선택된 변수에 대한 오퍼레이터와 참조(기준)을 포함함을 특징으로 하는 작업 처리장치.
  13. 제12항에 있어서, 상기 실행수단이 상기 레지스터 파일내 상응하는 위치들이 유효한 자료를 포함함을 나타내는 상기 유효자료 배열내 다수의 위치중 하나에 응답하여 상기 작업을 실행하기 위한 수단을 포함함을 특징으로 하는 작업 처리장치.
  14. 컴퓨터 프로그램이 다수의 단계를 포함하고, 이같은 단계의 실행이 상기 다수의 단계에 상응하는 다수의 결과를 발생시키며, 상기 다수의 단계가 예정된 순서로 상기 다수의 단계가 예정된 순서로 상기 다수의 결과를 제공하도록되는 이같은 컴퓨터 프로그램을 실행하기 위한 방법이 : a) 다수의 접합된 지시를 형성시키기 위해 상기 다수의 단계 하나하나를 결합시키며, b) 다수의 작업을 형성시키고, 각각의 작업이 상기 다수의 접합된 지시중 한 지시를 포함하게 되며, 그리고 c) 다수의 작업을 실행하기 위해 상기 다수의 결과가 상기 예정된 순서와는 다른 순서로 획득되는 단계들을 포함함을 특징으로 하는 컴퓨터 작업 처리방법.
  15. 한 컴퓨터 시스템내에서 작업을 실행하는 동안 발생되는 인터럽트로부터 기인되는 인터럽트 조건을 해결하기 위한 방법이며, 이때의 인터럽트가 자업이 인터럽트되어지도록 하고, 상기 컴퓨터 시스템이 시간 순서로 작업을 발생시키기 위한 수단을 포함하며, 상기 방법이 : a) 상기 인터럽트 조건을 탐지하며, b) 다수의 작업을 버리고 상기 다수의 작업이 인터럽트된 작업과 같은 시간에 발생된 작업과 인터럽트된 작업 보다 나중에 발생된 작업중 적어도 한 작업을 포함하고, 그리고 c) 다수의 재시작 지시를 실행하며, 상기 다수의 재시작 지시가 인터럽트된 작업과 인터럽트된 작업보다 나중에 발생된 작업을 포함하는 단계들을 포함함을 특징으로 하는 컴퓨터 작업 처리방법.
  16. 제15항에 있어서, 상기 컴퓨터 시스템이 다수의 메모리 위치를 포함하며, 상기 작업이 다수의 단계를 포함하고, 상기 다수의 단계들중 한단계가 다수의 변수에 접근하고, 다수의 엔트리가 상기 다수의 변수들중 하나씩들을 상기 다수의 메모리 위치에 맵핑시키기 위해 발생되며, 상기 다수의 엔트리 각각이 상기 다수의 작업의 적어도 하나와 관련되며 상기 다수의 작업들 각각이 상기 인터럽트 조건에 응답하여 포기되며, 상기 방법이 상기 다수의 작업들중 포기된 작업과 관련된 다수의 엔트리 적어도 하나를 삭제하는 단계들을 더욱더 포함함을 특징으로 하는 컴퓨터 작업 처리방법.
  17. 제15항에 있어서, 상기 컴퓨터 시스템이 또다른 인터럽트된 작업을 실행하는동안 발생된 또다른 인터럽트로부터 발생되는 또다른 인터럽트 조건을 해결하기 위한 수단을 포함하며, 상기 또다른 인터럽트를 수신하게 되면, 상기 방법이 : d) 상기 다수의 제시작 지시를 포기하고 새로운 다수의 재시작 지시를 실행하며 상기 또다른 인터럽트 작업이 상기 인터럽트 작업보다 먼저 발생되면 상기 새로운 다수의 재시작 지시가 또다른 인터럽트 작업을 포함하며, e) 상기 인터럽트 작업이 발생된 후 그리고 인터럽트 작업보다 나중에 발생된 작업이 발생되었던 시간보다 늦지않게 또다른 인터럽트 작업이 발생되면 상기 또다른 인터럽트를 무시하고, f) 인터럽트 작업보다 나중에 발생된 작업이 발생된 뒤에 상기 또다른 인터럽트 작업이 발생되면 상기 다수의 재시작 작업을 실행한 뒤에 상기 또다른 인터럽트 작업이 발생되면 상기 다수의 재시작 작업을 실행한 뒤에 상기 또다른 인터럽트 작업을 실행하는 단계를 포함함을 특징으로 하는 컴퓨터 작업 처리방법.
  18. 컴퓨터 프로그램을 실행하기 위한 장치이며, 이 컴퓨터 프로그램이 다수의 단계들을 포함하고 이에 의해 상기 다수의 단계들중 한 단계가 다수의 변수에 접근하고 그리고 이에 의해 상기 단계의 실행이 상기 다수의 단계에 상응하는 다수의 결과를 발생시켜서, 상기 다수의 단계가 예정된 순서로 상기 다수의 결과를 제공하도록 하고, 상기 장치가, 다수의 접합된 지시들을 형성시키기 위해 상기 다수의 단계들중 하나 하나들을 결합시키고 그리고 상기 다수의 접합된 지시들로부터 다수의 작업을 형성시키기 위한 코드 유닛수단, 상기 다수의 단계들중 하나에 의으해 조작하기 위해 자료를 저장하기 위한 메모리 유닛수단, 그리고 상기 다수의 단계들중 하나에 의해 조작하기 위해 상기 실행유닛으로 자료를 제공하기 위한 참조유닛 수단으로, 상기 실행유닛으로 제공된 상기 자료의 일부가 상기 메모리 유닛수단으로부터 리트리브되는 참조유닛 수단을 포함함을 특징으로 하는 컴퓨터 작업 처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930702016A 1991-11-04 1992-11-03 순서를 벗어난 작업처리 방법 및 장치 KR100280161B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/787,676 US5280615A (en) 1990-03-23 1991-11-04 Out of order job processing method and apparatus
US787,676 1991-11-04
PCT/US1992/009418 WO1993009492A2 (en) 1991-11-04 1992-11-03 Out of order job processing method and apparatus

Publications (2)

Publication Number Publication Date
KR930703642A true KR930703642A (ko) 1993-11-30
KR100280161B1 KR100280161B1 (ko) 2001-02-01

Family

ID=25142243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930702016A KR100280161B1 (ko) 1991-11-04 1992-11-03 순서를 벗어난 작업처리 방법 및 장치

Country Status (6)

Country Link
US (1) US5280615A (ko)
EP (1) EP0565705B1 (ko)
JP (1) JP3335352B2 (ko)
KR (1) KR100280161B1 (ko)
DE (1) DE69232045T2 (ko)
WO (1) WO1993009492A2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506974A (en) * 1990-03-23 1996-04-09 Unisys Corporation Method and means for concatenating multiple instructions
US5404557A (en) * 1991-11-22 1995-04-04 Matsushita Electric Industrial Co., Ltd. Data processor with plural instruction execution parts for synchronized parallel processing and exception handling
US5481683A (en) * 1992-10-30 1996-01-02 International Business Machines Corporation Super scalar computer architecture using remand and recycled general purpose register to manage out-of-order execution of instructions
US5748937A (en) * 1993-08-26 1998-05-05 Intel Corporation Computer system that maintains processor ordering consistency by snooping an external bus for conflicts during out of order execution of memory access instructions
US5694553A (en) * 1994-01-04 1997-12-02 Intel Corporation Method and apparatus for determining the dispatch readiness of buffered load operations in a processor
US5724536A (en) * 1994-01-04 1998-03-03 Intel Corporation Method and apparatus for blocking execution of and storing load operations during their execution
US6047369A (en) * 1994-02-28 2000-04-04 Intel Corporation Flag renaming and flag masks within register alias table
SG47981A1 (en) * 1994-03-01 1998-04-17 Intel Corp Pipeline process of instructions in a computer system
US5625788A (en) * 1994-03-01 1997-04-29 Intel Corporation Microprocessor with novel instruction for signaling event occurrence and for providing event handling information in response thereto
JP3308704B2 (ja) 1994-04-20 2002-07-29 キヤノン株式会社 画像形成装置、および画像形成装置の制御方法
US5666506A (en) * 1994-10-24 1997-09-09 International Business Machines Corporation Apparatus to dynamically control the out-of-order execution of load/store instructions in a processor capable of dispatchng, issuing and executing multiple instructions in a single processor cycle
ATE241170T1 (de) * 1995-10-06 2003-06-15 Patriot Scient Corp Architektur für einen risc-mikroprozessor
US5758117A (en) * 1995-12-14 1998-05-26 International Business Machines Corporation Method and system for efficiently utilizing rename buffers to reduce dispatch unit stalls in a superscalar processor
US5781790A (en) * 1995-12-29 1998-07-14 Intel Corporation Method and apparatus for performing floating point to integer transfers and vice versa
US5784639A (en) * 1995-12-29 1998-07-21 Intel Corporation Load buffer integrated dynamic decoding logic
US5838942A (en) * 1996-03-01 1998-11-17 Hewlett-Packard Company Panic trap system and method
GB2348719B (en) * 1996-03-01 2000-11-22 Hewlett Packard Co Panic trap system and method
US5745780A (en) * 1996-03-27 1998-04-28 International Business Machines Corporation Method and apparatus for source lookup within a central processing unit
JP2000076353A (ja) 1998-09-03 2000-03-14 Toshiba Corp 業務指示シートによる業務処理システム
US6029174A (en) * 1998-10-31 2000-02-22 M/A/R/C Inc. Apparatus and system for an adaptive data management architecture
US6185555B1 (en) 1998-10-31 2001-02-06 M/A/R/C Inc. Method and apparatus for data management using an event transition network
US6615375B1 (en) * 2000-02-03 2003-09-02 International Business Machines Corporation Method and apparatus for tolerating unrecoverable errors in a multi-processor data processing system
JP4194532B2 (ja) * 2004-06-16 2008-12-10 キヤノン株式会社 情報処理装置及びジョブ転送制御方法
US7751079B2 (en) * 2004-08-11 2010-07-06 Xerox Corporation Method and system for managing print job files for a shared printer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466061A (en) * 1982-06-08 1984-08-14 Burroughs Corporation Concurrent processing elements for using dependency free code
US4468736A (en) * 1982-06-08 1984-08-28 Burroughs Corporation Mechanism for creating dependency free code for multiple processing elements
US4456958A (en) * 1982-06-08 1984-06-26 Burroughs Corporation System and method of renaming data items for dependency free code
US4562538A (en) * 1983-05-16 1985-12-31 At&T Bell Laboratories Microprocessor having decision pointer to process restore position
US4720779A (en) * 1984-06-28 1988-01-19 Burroughs Corporation Stored logic program scanner for a data processor having internal plural data and instruction streams
US4847755A (en) * 1985-10-31 1989-07-11 Mcc Development, Ltd. Parallel processing method and apparatus for increasing processing throughout by parallel processing low level instructions having natural concurrencies
US4773041A (en) * 1986-06-02 1988-09-20 Unisys Corporation System for executing a sequence of operation codes with some codes being executed out of order in a pipeline parallel processor
US4825360A (en) * 1986-07-30 1989-04-25 Symbolics, Inc. System and method for parallel processing with mostly functional languages
SE454920B (sv) * 1986-10-03 1988-06-06 Ellemtel Utvecklings Ab Sett och anordning for att i en pa forhand avgjord ordningsfoljd exekvera tva instruktionssekvenser medelst separatminnen
US4980824A (en) * 1986-10-29 1990-12-25 United Technologies Corporation Event driven executive
US4875160A (en) * 1988-07-20 1989-10-17 Digital Equipment Corporation Method for implementing synchronous pipeline exception recovery
US5075844A (en) * 1989-05-24 1991-12-24 Tandem Computers Incorporated Paired instruction processor precise exception handling mechanism

Also Published As

Publication number Publication date
WO1993009492A2 (en) 1993-05-13
JPH06504640A (ja) 1994-05-26
DE69232045D1 (de) 2001-10-11
KR100280161B1 (ko) 2001-02-01
WO1993009492A3 (en) 1993-07-08
DE69232045T2 (de) 2002-06-06
EP0565705B1 (en) 2001-09-05
EP0565705A1 (en) 1993-10-20
JP3335352B2 (ja) 2002-10-15
US5280615A (en) 1994-01-18

Similar Documents

Publication Publication Date Title
KR930703642A (ko) 순서를 벗어난 작업 처리방법 및 장치
SE520072C2 (sv) Metod och system för exceptionshantering
US8635627B2 (en) Method, medium and apparatus storing and restoring register context for fast context switching between tasks
US6256751B1 (en) Restoring checkpointed processes without restoring attributes of external data referenced by the processes
EP3602307B1 (en) Enabling breakpoints on entire data structures
CN113918377B (zh) C++程序崩溃的定位方法、装置、设备及存储介质
Robotics Technical Reference Manual–Rapid Overview
US20070005936A1 (en) More flexible monitoring and recovery of processes on data processing systems
JP4833792B2 (ja) データ解析システム
JP6983976B2 (ja) コードリーディング支援装置、及び、コードリーディング支援方法、並びに、コードリーディング支援プログラム
JP2000076095A (ja) プログラムトレース装置およびプログラムトレース方法およびそのプログラムを記憶した記憶媒体
Hart The advanced interactive debugging system (AIDS)
KR970063409A (ko) 레티클(Reticle) 관리 장치 및 방법
JPS6042968B2 (ja) 情報処理装置
JP3085309B2 (ja) デバッグシステム
JPH05233231A (ja) ライブラリ管理方法
JPH09167104A (ja) メモリ非共有型システムのデバッグ装置
JPH03282625A (ja) データ処理装置
JP2940976B2 (ja) 特定文字処理装置
JPH0344330B2 (ko)
CN111694597A (zh) 一种中断修复方法、装置、设备及介质
JPS621041A (ja) 情報処理装置の診断回路
JPH0540654A (ja) 任意命令トレースシステム
JPH08263324A (ja) デバッグ容易化装置
JPS62140158A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071005

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee