KR930024158A - 적층 게이트형의 소거 가능한 rom 셀의 제조방법 - Google Patents
적층 게이트형의 소거 가능한 rom 셀의 제조방법 Download PDFInfo
- Publication number
- KR930024158A KR930024158A KR1019920008252A KR920008252A KR930024158A KR 930024158 A KR930024158 A KR 930024158A KR 1019920008252 A KR1019920008252 A KR 1019920008252A KR 920008252 A KR920008252 A KR 920008252A KR 930024158 A KR930024158 A KR 930024158A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- nitride
- polysilicon
- spacer
- oxide
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract 9
- 150000004767 nitrides Chemical class 0.000 claims abstract 7
- 125000006850 spacer group Chemical group 0.000 claims abstract 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 7
- 229920005591 polysilicon Polymers 0.000 claims 7
- 238000000151 deposition Methods 0.000 claims 4
- 239000012535 impurity Substances 0.000 claims 4
- 230000004888 barrier function Effects 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/36—Gate programmed, e.g. different gate material or no gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/34—Source electrode or drain electrode programmed
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 적층 게이트형의 소거 가능한 ROM 셀의 제조방법에 관한 것으로 고집적화를 실현하기 위해 비트선의 폭과 워드선의 간격을 질화막 스페이서의 폭인 0.2 내지 0.3㎛로 줄이는 것에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 소거 가능한 ROM 셀의 제조 공정도.
Claims (2)
- 적층 게이트형의 소지가능한 ROM 셀 제조방법에 있어서, 반도체 기판(1)상에 게이트 산화막을 증착한 후에 폴리실리콘을 증착하고 불순물을 주입하여 부동 게이트(5)를 형성한 다음, 질화막(6), 패트용 폴리실리콘막(7), LTO막(low temperature oxide)(8)를 차례로 증착하여 상기 LTO막(8)를 선택 식각하고 상기 LTO(8)막의 잔류 부분에 질화막 스페이서(9)를 형성하는 제1공정, 상기 제1공정후에 상기 LTO(8)를 식각하고 열산화 공정으로 상기 패드용 폴리실리콘(7)을 열산화막(10)으로 환원시켜 상기 환원된 열산화막(10)을 식각장애물질로 해서 상기 질화막 스페이서(9), 패드용 폴리실리콘(7), 질화막(6), 부동게이트(5), 게이트산화막(4)을 차례로 식각하여 n+불순물을 주입하는 제2공정, 상기 제2공정후에 n+불순물 주입부에 매립된 n+산화막(11)을 성장시키고 질화막(6)을 제거한 후 IPO막(12)을 증착한 다음에 워드선(3) 형성을 위해 폴리실리콘막(13)을 증착하는 제3공정, 및 상기 제3공정후에 LTO막(8)을 증착한 후 선택식각하여 질화막 스페이서(9)를 형성하고 열산화 공정으로 상기 워드선(3)용 폴리실리콘막(13)의 상부를 산화물질로 환원하여 이 환원된 산화물질을 식각 장애물로 하여 상기 질화막 스페이서(9), 상기 질화막 스페이서(9) 바로 밑에 위한 워드선(3)용 폴리실리콘막(13), IPO막(12), 부동게이트(5), 게이트 산화막(4)을 차례로 식각하여 격리 공정을 위해 P+불순물을 상기 반도체 기판에 주입 시키는 제4공정을 구비함을 특징으로 하는 소거 가능한 ROM 제조방법.
- 상기 제1항에 있어서, 상기 제1공정 및 제4공정에 상기 질화막 스페이서(9)의 폭은 0.2내지 0.3㎛의 범위중 어느 하나의 값을 크기로 하는 것을 특징으로 하는 소거 가능한 ROM 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920008252A KR950012548B1 (ko) | 1992-05-15 | 1992-05-15 | 적층 게이트형의 소거 가능한 rom 셀의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920008252A KR950012548B1 (ko) | 1992-05-15 | 1992-05-15 | 적층 게이트형의 소거 가능한 rom 셀의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930024158A true KR930024158A (ko) | 1993-12-22 |
KR950012548B1 KR950012548B1 (ko) | 1995-10-18 |
Family
ID=19333140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920008252A KR950012548B1 (ko) | 1992-05-15 | 1992-05-15 | 적층 게이트형의 소거 가능한 rom 셀의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950012548B1 (ko) |
-
1992
- 1992-05-15 KR KR1019920008252A patent/KR950012548B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950012548B1 (ko) | 1995-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4838993A (en) | Method of fabricating MOS field effect transistor | |
KR960019805A (ko) | 비휘발성 메모리셀 및 그 제조방법 | |
GB2179788A (en) | Isolation structure in semiconductor devices | |
JPS6010773A (ja) | 1素子型fet−記憶キヤパシタ回路の形成方法 | |
KR920013709A (ko) | 불휘발성 반도체 메모리장치 및 그 제조방법 | |
JPH0587031B2 (ko) | ||
EP0068094B1 (en) | Process for forming a semiconductor device on a silicon ribbon and device thus formed | |
US4719184A (en) | Process for the fabrication of integrated structures including nonvolatile memory cells with layers of self-aligned silicon and associated transistors | |
EP0223986B1 (en) | Method for making self-aligned semiconductor structures | |
KR890001190A (ko) | 반도체 기억소자 및 제조방법 | |
EP0077737A3 (en) | Low capacitance field effect transistor | |
CA1154543A (en) | Mesh gate v-mos power fet | |
KR930024158A (ko) | 적층 게이트형의 소거 가능한 rom 셀의 제조방법 | |
US4449284A (en) | Method of manufacturing an integrated circuit device having vertical field effect transistors | |
JPS5649554A (en) | Manufacture of semiconductor memory | |
JPS6097662A (ja) | 半導体装置の製造方法 | |
KR950012550B1 (ko) | 고집적용 nor형 메모리 셀 제조방법 | |
JPS63246862A (ja) | 半導体装置 | |
KR950005044B1 (ko) | 열적산화막을 이용한 측벽스페이서 형성방법 | |
KR100190383B1 (ko) | 콘택홀 식각시 필드 산화막의_식각손상을 방지하기 위한 반도체 소자 제조방법 | |
JPS58183A (ja) | 半導体装置の製造方法 | |
KR970003426A (ko) | 반도체 장치의 제조 방법 | |
KR970054248A (ko) | 이이피롬(eeprom) 셀 및 그 제조방법 | |
KR960026460A (ko) | 모스(mos) 트랜지스터의 게이트 형성방법 | |
KR950021378A (ko) | 반도체 소자의 소자분리막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070914 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |