KR930022579A - 화합물 반도체소자 및 그 제조방법 - Google Patents

화합물 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR930022579A
KR930022579A KR1019920006193A KR920006193A KR930022579A KR 930022579 A KR930022579 A KR 930022579A KR 1019920006193 A KR1019920006193 A KR 1019920006193A KR 920006193 A KR920006193 A KR 920006193A KR 930022579 A KR930022579 A KR 930022579A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
semiconductor layer
compound
delta
Prior art date
Application number
KR1019920006193A
Other languages
English (en)
Other versions
KR950001167B1 (ko
Inventor
김종렬
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920006193A priority Critical patent/KR950001167B1/ko
Publication of KR930022579A publication Critical patent/KR930022579A/ko
Application granted granted Critical
Publication of KR950001167B1 publication Critical patent/KR950001167B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

이 발명은 고전자 이동도 트랜지스터 (HEMT)에 델타도우프층 2층 삽입시켜 형성함으로써 2차원 전자가스층(2DEG)에 구속되는 전자밀도를 증가시킬 수 있으며,A1GsAs층내의 격자결함을 최소화시켜 고신뢰도의 소자를 구현할 수 있는 화합물 반도체소자 및 그 제조방법에 관한 것이다.
따라서, 높은 캐리어 밀도를 갖는 2DEG의 형성이 용이하므로 전반적인 소자의 특성, 잡음, 증폭도, 상호 콘덱턴스등의 전기적 특성을 향상시킬 수 있다.

Description

화합물 반도체소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명의 일 실시예에 의한 화합물 반도체소자의 수직단면도.
제3도의 (a) ~(c)는 이 발명의 일 실시예에 의한 반도체소자의 제조공정 순서도이다.

Claims (15)

  1. HEMT에 델타도우프층을 삽입시켜 구성한 화합물 반도체소자에 있어서, 반절연성 화합물 반도체 기판과, 상기 기판위에 형성되어 기판의 불순물이 에피층으로 확산되는 것을 방지하는 제1반도체층과, 델타도우프층에서 발생된 전자의 이동도를 증가시키는 제2반도체층과, 제2반도체층 위에 형성된 제3반도체층의 제1층과 불순물이 한 원자두께로 형성되어 2DEG를 발생하는 제1델타도우프층과, 제3반도체층의 제2층과, 2DEG를 발생하는 제2델타도우프층과 제3반도체층의 제3층과, 상기 제3반도체층의 제3층의 소정부분이 제거되어 형성된 게이트전극과, 상기 게이트전극의 양측에 소오스 드레인의 접촉저항을 감소시키기 위한 접촉층인 제1도전형의 제4반도체층과, 제4반도체층 상부의 양측에 형성된 소오스 및 드레인적극과, 상기 소오스 및 드레인전극 하부에 상기 제4반도체층에서 제2반도체층의 일부분에 걸쳐 형성된 제1반도전형의 이온주입 영역으로 구성되어 이루어짐을 특징으로하는 화합물 반도체소자.
  2. 제1항에 있어서, 상기 반도체 기판은 Ⅲ-Ⅴ족 화합물로 이루어짐을 특징으로 하는 화합물 반도체소자.
  3. 제2항에 있어서, Ⅲ-Ⅴ족 화합물은 GaAs 계열임을 특징으로 하는 화합물 반도체소자.
  4. 제1항에 있어서, 제1 및 제2델타도우프층은 제3반도체층내에 2층을 삽입시켜 구성됨을 특징으로 하는 화합물 반도체소자.
  5. 제1항에 있어서, 제1 및 제2델타도우프층은 실리콘이 도우프된 층임을 특성으로 하는 화합물 반도체소자.
  6. 제1항에 있어서, 제1 및 제델타도우프층의 간격은 20Å정도 이격되어짐을 특징으로 하는 화합물 반도체소자.
  7. HEMT에 델타도우프층을 삽입시켜 구성된 화합물 반도체소자의 제조방법에 있어서, 반절연성 화합물 반도에 기판위에 제1및 제2반도체층과, 제3반도체층의 제1층, 제1델타도우프층, 제3반도체층의 제2층, 제2델타도우프층, 제3반도체층의 제3층 및 제4반도체층을 형성하는 공정과, 상기 제4반도체층의 양측에 제1 및 제2델타도우프층을 포함한 제3반도체층과 제2반도체층의 일부분이 포함된 제1도전형의 이온주입영역을 형성하는 공정과, 상기 이온주입영역 상부에 소오스 및 드레인적극을 형성하는 공정과, 리세스에칭공정에 의해 소정부분이 노출된 제3반도체층의 표면에 게이트적극을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 화합물 반도체소자의 제조방법.
  8. 제7항에 있어서, 상기 반도체 기판체 기판은 Ⅲ-Ⅴ족 화합물로 이루어짐을 특징으로 하는 화합물 반도체소자의 제조방법.
  9. 제8항 Ⅲ-Ⅴ족 화합물은 GaAs 계열임을 특징으로 하는 화합물 반도체소자의 제조방법.
  10. 제7항 있어서, 제1항, 제2, 제3반도체층은 언도우프층이고, 제1도전형은N형임을 특징으로 하는 화합물 반도체소자의 제조방법.
  11. 제7항에 있어서, 제1, 제2, 제3 및 제4반도체층은 MBE법으로 형성함을 특징으로 하는 화합물 반도체소자의 제조방법.
  12. 제7항에 있어서, 제1 및 제2델타도우프층은 실리콘(Si)을 도우프시켜 형성함을 특징으로 하는 화합물 반도체소자의 제조방법.
  13. 제12항에 있어서, 델타도우프층은 성장온도를 550℃이하로 유지시켜 형성함을 특징으로 하는 화합물 반도체소자의 제조방법.
  14. 제7항에 있어서, 제1 및 제2델타도우프층은 20Å정도 이격시켜 형성함을 특징으로 하는 화합물 반도체소자의 제조방법.
  15. 제14항에 있어서, 델타도우프층은 단원자층인 5Å 정도임을 특징으로 하는 화합물 반도체소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920006193A 1992-04-14 1992-04-14 화합물 반도체소자 및 그 제조방법 KR950001167B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920006193A KR950001167B1 (ko) 1992-04-14 1992-04-14 화합물 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920006193A KR950001167B1 (ko) 1992-04-14 1992-04-14 화합물 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR930022579A true KR930022579A (ko) 1993-11-24
KR950001167B1 KR950001167B1 (ko) 1995-02-11

Family

ID=19331748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920006193A KR950001167B1 (ko) 1992-04-14 1992-04-14 화합물 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR950001167B1 (ko)

Also Published As

Publication number Publication date
KR950001167B1 (ko) 1995-02-11

Similar Documents

Publication Publication Date Title
US7119381B2 (en) Complementary metal-oxide-semiconductor field effect transistor structure having ion implant in only one of the complementary devices
US4662058A (en) Self-aligned gate process for ICS based on modulation doped (Al,Ga) As/GaAs FETs
US5952672A (en) Semiconductor device and method for fabricating the same
KR920704361A (ko) 핫 캐리어가 억압된 미세 misfet 소자
US4717685A (en) Method for producing a metal semiconductor field effect transistor
JPH0259624B2 (ko)
EP0228624B1 (en) field effect transistor
US5877047A (en) Lateral gate, vertical drift region transistor
KR100329682B1 (ko) 화합물반도체집적회로
US5159414A (en) Junction field effect transistor of a compound semiconductor
JP3040786B2 (ja) チャンネル限定層を使用するＧａＡｓ ＦＥＴの製造方法
US5311045A (en) Field effect devices with ultra-short gates
KR930022579A (ko) 화합물 반도체소자 및 그 제조방법
US5242846A (en) Method of manufacturing a junction field effect transistor
JP2721513B2 (ja) 化合物半導体装置の製造方法
US5413947A (en) Method for manufacturing a semiconductor device with an epitaxial void
KR910006698B1 (ko) 반도체 장치
JP2822400B2 (ja) 半導体装置
KR940010916B1 (ko) 화합물 반도체 소자 및 그 제조방법
EP0762489A2 (de) Verfahren zur Herstellung eines Heterobipolartransistors
JP3035941B2 (ja) ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法
JP2834172B2 (ja) 電界効果トランジスタ
JPH05283439A (ja) 半導体装置
KR100205068B1 (ko) 금속-반도체 전계 효과 트랜지스터
JP2566558B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee