Claims (9)
반절연성 반도체의 일측을 메사에칭하는 제1공정과, 상기 반도체 기판 표면에 제3도전형의 캡층 및 제1도전형의 캡층을 순차적으로 에피택시하는 제2공정과, 상기 캡층의 타측표면에 제1보호막을 형성하는 제3공정과, 상기 제1보호막이 형성되지 않은 캡층표면에 제1도전형의 제1클래츠층, 활성층, 제2도전형의 제2클래드층 및 제1도전형의 전류차단층을 순차적으로 에피택시하는 제4공정과, 상기 제1보호막을 제거하고 상기 전류차단층에 상기 제2클래드층과 겹치는 제2도형 영역을 형성하는 제5공정과, 상기 제2도전형의 일측을 메사에칭하여 캡층을 노출시키는 제6공정과, 전술한 구조의 전표면에 제2보호막을 형성하고 상기 타측의 캡층에 상기 버퍼층과 겹치는 제1도전형 영역을 형성하는 제7공정과, 상기 제1및 제2도전형 영역사이에 반도체 기판과 겹치는 소자분리영역을 형성하는 제8공정과, 전극들이 형성될 부분의 절연막을 제거하고 LD와 MESFET의 전극들을 형성하는 제9공정을 구비한 화합물 반도체 장치의 제조방법.A first step of mesa-etching one side of the semi-insulating semiconductor, a second step of sequentially epitaxy a cap layer of the third conductive type and a cap layer of the first conductive type on the surface of the semiconductor substrate, and a second surface of the cap layer. 1st process of forming a protective film, the 1st cladding layer of a 1st conductive type | mold, an active layer, the 2nd cladding layer of a 2nd conductive type, and the 1st conduction | blocking current on the cap layer surface in which the said 1st protective film was not formed A fourth step of sequentially epitaxing the layer, a fifth step of removing the first protective film and forming a second conductive region overlapping the second clad layer in the current blocking layer, and one side of the second conductive type A sixth step of exposing the cap layer by mesa etching, a seventh step of forming a second protective film on the entire surface of the structure described above, and forming a first conductive region overlapping the buffer layer on the other cap layer; Overlapping the semiconductor substrate between the first and second conductive regions And a ninth process of forming a device isolation region, and a ninth process of removing the insulating film of the portion where the electrodes are to be formed and forming the electrodes of the LD and the MESFET.
제1항에 있어서, 제1도전형은 N형, 제2도전형은 P형, 제3도전형은 I형인 화합물 반도체장치의 제조방법.The method of manufacturing a compound semiconductor device according to claim 1, wherein the first conductive type is N type, the second conductive type is P type, and the third conductive type is I type.
제1항에 있어서, 상기 반도체 기판이 GaAs인 화합물 반도체 장치의 제조방법.The method of manufacturing a compound semiconductor device according to claim 1, wherein the semiconductor substrate is GaAs.
제1항에 있어서, 제2및 제4공정을 MBE 또는 MOCVD중 어느 하나로 실시하는 화합물 반도체장치의 제조방법.The method of manufacturing a compound semiconductor device according to claim 1, wherein the second and fourth processes are performed by either MBE or MOCVD.
제1항에 있어서, 상기 활성층을 In1-x, GaxP로, 제1및 제2클래드층등을 In1-x(GaAl)xP로 형성하는 화합물 반도체 장치의 제조방법.The method of manufacturing a compound semiconductor device according to claim 1, wherein the active layer is formed of In1-x, GaxP, and the first and second clad layers are formed of In1-x (GaAl) xP.
제5항에 있어서, 상기 X가 0.5정도인 화합물 반도체 장치의 제조방법.The method of manufacturing a compound semiconductor device according to claim 5, wherein X is about 0.5.
제1항에 있어서, 상기 제3공정은 채널층 및 버피층의 1단계 식각과, 활성층과 제1및 제2클래드층들의 2단계 식각으로 이루어지는 화합물 반도체 장치의 제조방법.The method of claim 1, wherein the third process comprises a first step etching of the channel layer and the buffy layer, and a second step etching of the active layer and the first and second cladding layers.
반절연성 반도체의 일측을 메사에칭하는 제1공정과, 상기 반도체 기판 표면에 제3도전형의 캡층 및 제1도전형의 캡층을 순차적으로 에피택시하는 제2공정과, 상기 캡층의 타측표면에 제1보호막을 형성하는 제3공정과, 상기 제1보호막이 형성되지 않은 캡층표면에 제1도전형의 제1클래츠층, 활성층, 제2도전형의 제2클래드층 및 제1도전형의 전류차단층을 순차적으로 에피택시하는 제4공정과, 상기 제1보호막을 제거하고 상기 전류차단층에 상기 제2클래드층과 겹치는 제2도형 영역을 형성하는 제5공정과, 상기 제2도전형의 일측을 메사에칭하여 캡층을 노출시키는 제6공정과, 전술한 구조의 전표면에 제2보호막을 형성하고 상기 타측의 캡층에 상기 버피층과 겹치는 제1도전형 영역을 형성하는 제7공정과, 상기 제1및 제2도전형 영역사이에 반도체 기판과 겹치는 소자분리영역을 형성하는 제8공정과, 전극들이 형성될 부분의 절연막을 제거하고 LD와 MESFET의 전극들을 형성하는 제9공정을 구비한 화합물 반도체 장치의 제조방법.A first step of mesa-etching one side of the semi-insulating semiconductor, a second step of sequentially epitaxy a cap layer of the third conductive type and a cap layer of the first conductive type on the surface of the semiconductor substrate, and a second surface of the cap layer. 1st process of forming a protective film, the 1st cladding layer of a 1st conductive type | mold, an active layer, the 2nd cladding layer of a 2nd conductive type, and the 1st conduction | blocking current on the cap layer surface in which the said 1st protective film was not formed A fourth step of sequentially epitaxing the layer, a fifth step of removing the first protective film and forming a second conductive region overlapping the second clad layer in the current blocking layer, and one side of the second conductive type A sixth step of exposing the cap layer by mesa etching, a seventh step of forming a second protective film on the entire surface of the structure described above, and forming a first conductive region overlapping the buffy layer on the other cap layer; Overlapping the semiconductor substrate between the first and second conductive regions And a ninth process of forming a device isolation region, and a ninth process of removing the insulating film of the portion where the electrodes are to be formed and forming the electrodes of the LD and the MESFET.
반절연성 반도체 기판상에 제3도전형의 버피층, 제1도전형의 캡층, 제1도전형의 클래드층, 활성층, 제2도전형의 제2클래드층 및 제1도전형의 전류차단층을 한번의 스텝으로 결정성장하는 제1공정과, 상기 전류차단층의 LD영역에 상기 제2클래드층과 겹치는 제2도전형 영역을 형성하는 제2공정과, 상기 LC영역을 제외한 MESFET영역을 메사에칭하여 상기 캡층을 노출시키는 제3공정과, 전술한 구조의 전표면에 절연막을 형성하는 제4공정과, 상기 MESFET 영역의 캡층에 상기 버퍼층과 겹치는 제1도전형 영역을 형성하는 제5공정과, 상기 제1및 제2도전형 영역의 사이에 상기 반도체 기판과 겹치는 소자분리영역을 형성하는 제6공정과, 상기 전극들이 형성될 부분의 절연막을 제거하고 LD와 MESFET의 전극들을 형성하는 제7공정을 구비한 화합물 반도체 장치의 제조방법.The buried layer of the third conductive type, the cap layer of the first conductive type, the clad layer of the first conductive type, the active layer, the second cladding layer of the second conductive type, and the current blocking layer of the first conductive type are formed on the semi-insulating semiconductor substrate. A first step of crystal growth in one step, a second step of forming a second conductive region overlapping the second cladding layer in the LD region of the current blocking layer, and a MESFET region other than the LC region in the mesa A third step of exposing the cap layer, a fourth step of forming an insulating film on the entire surface of the structure described above, a fifth step of forming a first conductive region overlapping the buffer layer in the cap layer of the MESFET region, A sixth step of forming a device isolation region overlapping the semiconductor substrate between the first and second conductive regions, and a seventh step of removing the insulating film of the portion where the electrodes are to be formed and forming the electrodes of the LD and the MESFET. Of manufacturing compound semiconductor device .
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.