KR930013999A - 그래픽 콘트롤러의 블록별 레지스터 제어회로 - Google Patents

그래픽 콘트롤러의 블록별 레지스터 제어회로 Download PDF

Info

Publication number
KR930013999A
KR930013999A KR1019910026027A KR910026027A KR930013999A KR 930013999 A KR930013999 A KR 930013999A KR 1019910026027 A KR1019910026027 A KR 1019910026027A KR 910026027 A KR910026027 A KR 910026027A KR 930013999 A KR930013999 A KR 930013999A
Authority
KR
South Korea
Prior art keywords
register
block
control circuit
index
graphic controller
Prior art date
Application number
KR1019910026027A
Other languages
English (en)
Inventor
신원균
김대현
홍종혁
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019910026027A priority Critical patent/KR930013999A/ko
Priority to US07/995,780 priority patent/US5446859A/en
Priority to JP4348876A priority patent/JP2549601B2/ja
Publication of KR930013999A publication Critical patent/KR930013999A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30138—Extension of register space, e.g. register cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Digital Computer Display Output (AREA)

Abstract

본 발명은 제어가능한 블록수를 대폭 확장시킬 수 있는 그래픽 콘트롤러의 블록별 레지스터 제어회로에 관한 것으로 기존에는 각각의 레지스터를 제어하기 위해 매번 인덱스 레지스터에 제어할 레지스터의 어드레스에 해당하는 포인터 값을 라이트 해야 하는 문제가 있어 발명에서는 인덱스 레지스터와 레지스터 블록, 인덱스 레지스터의 각 비트값을 입력값으로 하는 디코더등을 구비하여 제어 가능한 블록의 수를 대폭 확장함으로써 기존의 문제를 개선시킨 것이다.

Description

그래픽 콘트롤러의 블록별 레지스터 제어회로.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 1개의 인덱스 레지스터를 사용한 블록별 레지스터 제어블록도,
제4도는 본 발명 n×2n디코더를 이용한 블록별 레지스터 제어블록도.

Claims (2)

  1. m×n디코더의 출력중 어느 하나가 인덱스 레지스터(1)에 인가되도록 하고 인덱스 레지스터(1)의 출력으로 레지스터 블록(2)중의 어느 하나가 칩 인에이블되도록 함으로써 (n-1)×n개의 레지스터 블록을 칩인에이블시킬 수 있도록 확장시킴으로 특징으로 하는 그래픽 콘트롤러의 블록별 레지스터 제어회로.
  2. 제1항에 있어서 인덱스 레지스터(1)와 레지스터 블록(2)사이에 인덱스 레지스터비트에 해당하는 n×2n디코더(3)를 구비하여 상기 n×2n디코더(3)의 출력을 각 레지스터 블록의 칩 인에이블로 사용하게 하여 제어가능한 레지스터의 블록이 2n개로 확장되게 함을 특징으로 하는 그래픽 콘트롤러의 블록별 레지스터 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910026027A 1991-12-31 1991-12-31 그래픽 콘트롤러의 블록별 레지스터 제어회로 KR930013999A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910026027A KR930013999A (ko) 1991-12-31 1991-12-31 그래픽 콘트롤러의 블록별 레지스터 제어회로
US07/995,780 US5446859A (en) 1991-12-31 1992-12-23 Register addressing control circuit including a decoder and an index register
JP4348876A JP2549601B2 (ja) 1991-12-31 1992-12-28 レジスタ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910026027A KR930013999A (ko) 1991-12-31 1991-12-31 그래픽 콘트롤러의 블록별 레지스터 제어회로

Publications (1)

Publication Number Publication Date
KR930013999A true KR930013999A (ko) 1993-07-22

Family

ID=19327443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910026027A KR930013999A (ko) 1991-12-31 1991-12-31 그래픽 콘트롤러의 블록별 레지스터 제어회로

Country Status (3)

Country Link
US (1) US5446859A (ko)
JP (1) JP2549601B2 (ko)
KR (1) KR930013999A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719818A (en) * 1996-04-18 1998-02-17 Waferscale Integration Inc. Row decoder having triple transistor word line drivers
US6055203A (en) * 1997-11-19 2000-04-25 Waferscale Integration Row decoder
US6188411B1 (en) 1998-07-02 2001-02-13 Neomagic Corp. Closed-loop reading of index registers using wide read and narrow write for multi-threaded system
WO2000004484A2 (en) * 1998-07-17 2000-01-27 Intergraph Corporation Wide instruction word graphics processor
US6314486B1 (en) * 1999-10-15 2001-11-06 Sun Microsystems, Inc. Data transfer with JTAG controller using index register to specipy one of several control/status registers for access in read and write operations with data register
US6795367B1 (en) * 2000-05-16 2004-09-21 Micron Technology, Inc. Layout technique for address signal lines in decoders including stitched blocks
DE60130836T2 (de) * 2000-06-12 2008-07-17 Broadcom Corp., Irvine Architektur und Verfahren zur Kontextumschaltung
KR100652224B1 (ko) 2000-12-26 2006-11-30 엘지노텔 주식회사 보드간 상태정보 교환 장치
US6741257B1 (en) 2003-01-20 2004-05-25 Neomagic Corp. Graphics engine command FIFO for programming multiple registers using a mapping index with register offsets
US7124259B2 (en) * 2004-05-03 2006-10-17 Sony Computer Entertainment Inc. Methods and apparatus for indexed register access

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS573289A (en) * 1980-06-04 1982-01-08 Hitachi Ltd Semiconductor storing circuit device
US4723228B1 (en) * 1983-08-31 1998-04-21 Texas Instruments Inc Memory decoding circuitry
US4758993A (en) * 1984-11-19 1988-07-19 Fujitsu Limited Random access memory device formed on a semiconductor substrate having an array of memory cells divided into sub-arrays
JPS63163937A (ja) * 1986-12-26 1988-07-07 Minolta Camera Co Ltd メモリ制御装置
JP2547615B2 (ja) * 1988-06-16 1996-10-23 三菱電機株式会社 読出専用半導体記憶装置および半導体記憶装置
US4961172A (en) * 1988-08-11 1990-10-02 Waferscale Integration, Inc. Decoder for a memory address bus
US4984213A (en) * 1989-02-21 1991-01-08 Compaq Computer Corporation Memory block address determination circuit
US5036493A (en) * 1990-03-15 1991-07-30 Digital Equipment Corporation System and method for reducing power usage by multiple memory modules
US5282172A (en) * 1991-02-22 1994-01-25 Vlsi Technology, Inc. Look-ahead circuit for fast decode of bankselect signals in EMS systems
US5319606A (en) * 1992-12-14 1994-06-07 International Business Machines Corporation Blocked flash write in dynamic RAM devices

Also Published As

Publication number Publication date
US5446859A (en) 1995-08-29
JP2549601B2 (ja) 1996-10-30
JPH0684346A (ja) 1994-03-25

Similar Documents

Publication Publication Date Title
KR860004356A (ko) 데이타 처리장치
KR890006003A (ko) 데이타 입출력 회로
KR930013999A (ko) 그래픽 콘트롤러의 블록별 레지스터 제어회로
KR950020125A (ko) 명령어 비트를 통해 레지스터의 내용을 수정하는 방법 및 장치
KR920006970A (ko) 반도체 메모리를 위한 시리얼 선택회로
KR860009421A (ko) 논리기능을 가진 기억회로
KR860003563A (ko) 출력장치
KR930004906Y1 (ko) 확장메모리의 주소지정시스템
KR960036677A (ko) 8비트용 스테이틱-램 카드의 제어 방법 및 회로
KR830006760A (ko) 표시장치(表示裂置)
KR940015912A (ko) 선형 바이트시스템 모드에서의 그래픽 텍스트 액셀러레이터
KR900003746A (ko) 어드레스 메모리 유니트
KR940013061A (ko) 타임스위치의 메모리 억세스회로
KR920004978A (ko) 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법
KR960005604A (ko) 클럭 카운터를 구비하는 메모리 회로
KR970049620A (ko) 데이터 전송 제어 장치
KR910006909A (ko) 디스플레이 제어장치
KR910010503A (ko) 컬럼 어드레스 데코딩 방법
KR940015913A (ko) 칼러 플래인 시스템 모드에서의 그래픽텍스트 액셀러레이터
KR930001068A (ko) Rom 영역 확장 시스팀
KR970029774A (ko) 레지스터 억세스 방법
KR970029848A (ko) 반도체 메모리 장치의 메모리 영역 활용방법
KR850003590A (ko) 가변글자 발생장치
KR950033839A (ko) 어드레스 차단회로
KR940015801A (ko) 다수의 블럭에서 1개의 데이타 레지스터를 동시에 콘트롤하는 로직회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid