KR930007758B1 - 단층형 고전자이동도 트랜지스터 및 그 제조방법 - Google Patents
단층형 고전자이동도 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR930007758B1 KR930007758B1 KR1019900018300A KR900018300A KR930007758B1 KR 930007758 B1 KR930007758 B1 KR 930007758B1 KR 1019900018300 A KR1019900018300 A KR 1019900018300A KR 900018300 A KR900018300 A KR 900018300A KR 930007758 B1 KR930007758 B1 KR 930007758B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- source
- compound semiconductor
- channel region
- drain
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 130
- 238000000034 method Methods 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 28
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 23
- 150000001875 compounds Chemical class 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 17
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 17
- 239000002356 single layer Substances 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 230000003213 activating effect Effects 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 n+캡층 콘택형 HEMT의 구조를 나타낸 사시도.
제2도는 종래의 n+이온주입콘택형 HEMT의 구조를 나타낸 사시도.
제3도는 본 발명에 의한 단층형 HEMT의 구조를 나타내 사시도.
제4a도∼제4d도는 본 발명에 의한 단층형 HEMT의 제조방법을 나타낸 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반절전성 기판(S.I.Substrate) 1a : 돌출표면
2 : 활성층 (undoped-GaAs) 2a : 헤테로접합계면
3 : 스페이서층 (undoped-AlGaAs) 4 : 전자공급층(n+-AlGaAs)
5 : 캡층(n+-GaAs) 5a, 5b : 이온주입영역
6 : 소오스전극 7 : 게이트전극
8 : 드레인전극 S : 소오스영역
D : 드레인영역 C : 채널영역
본 발명은 화합물 반도체장치 및 그 제조방법에 관한 것으로, 특히 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것이다.
최근 정보통신사회의 급속한 발전에 따라 초고속 컴퓨터, 초고주파 및 광통신에 관한 필요성이 더욱 증대되고 있다. 이러한 요구에 부응하여 소비전력이 작고 고속동작이 가능한 화합물 반도체장치에 관한 연구가 활발히 이루어지고 있다. 본 발명은 최근 활발히 연구되고 있는 화합물 반도체장치중 고전자 이동도 트랜지스터(High Electron Mobility Transistor ; 이하 HEMT라 칭함)의 동작특성을 개선하기 위한 새로운 구조의 HEMT를 제공하고자 한다.
HEMT는 일명 헤테로 접합전계효과 트랜지스터(HFET), 도핑변조된 전계효과 트랜지스터(MODFET), 2차원 전자가스 FET(TEGFET) 또는 선택적으로 도우프된 헤테로구조 트랜지스터(SDHT)등의 이름으로 불리고 있다.
HEMT란 GaAs와 AlGaAs의 초박막을 연속 성장시킨 초격자구조로서 AlGaAs에만 선택적으로 불순물을 도핑하여 AlGaAs에서 생성된 전자가 GaAs층과 AlGaAs층의 접합계면에 모이는 현상을 이용한 소자이다. 이러한 HEMT는 소오스 및 드레인전극의 저항성 저촉방식에 따라 AlGaAs의 전자공급층상에 n형 불순물이 고농도로 도우핑된 GaAs로 된 캡층을 가지는 n+캡층 콘택형 HEMT와, GaAs활성층 및 AlGaAs의 전자공급층내의 소오스 및 드레인영역에 n형 불순물이 고농도로 이온주입된 n+이온주입층을 가지는 n+이온주입콘택형 HEMT가 있다.
그러나 상술한 종래의 HEMT는 헤테로 접합계면 근방의 활성층내에 발생되는 2차원 전자가스층과, 소오스 또는 드레인전극 사이에 에너지 밴드캡이 높은 AlGaAs층이 존재하게 되므로 AlGaAs층에 의한 소오스 또는 드레인저항이 존재하게 되므로 소자의 전달콘덕턴스가 감소되게 되어 소자의 고속동작이 제한되는 문제점이 지적되고 있다.
또한, n+이온주입형 HEMT에 있어서는 n+불순물을 소오스 및 드레인영역에 이온주입한 후 불순물의 활성화를 위하여 고온열처리공정이 수반되는데 이때 n+AlGaAs의 전자공급층의 도펀트가 헤테로 접합계면 근방의 2차원 전자가스층으로 확산됨으로써 전자가스층의 질을 저하시킨다. 즉, 도우프되지 않은 GaAs의 활성층에 발생되는 전자가스층에서는 불순물 산란이 없기 때문에 전자의 고속이동이 가능하게 되는 것인데 이와 같은 HEMT의 고속동작 특성을 저하시키게 된다.
본 발명의 목적은 이와 같은 종래기술의 문제점을 해결하기 위하여 n+캡층이 AlGaAs층의 개재없이 직접 이차원 전자가스층과 접촉되는 새로운 단층형 고전자이동도 트랜지스터를 제공하는데 있다.
본 발명의 다른 목적은 상기 단층형 고전자이동도 트랜지스터의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 반절연성 기판상에 불순물이 도우프되지 않고 에너지 밴드갭이 작은 제1화합물 반도체로 된 활성층과, 불순물이 도우프되고 에너지밴드캡이 큰 제2화합물 반도체로된 전자공급층의 적층구조를 가지며, 소오스 및 드레인영역의 상기 전자공급 층위에는 불순물이 고농도로 도우프된 상기 제1화합물 반도체로 된 캡층을 개재하여 소오스 및 드레인전극을 가지고 상기 소오스 및 드레인영역의 사이에 한정되는 채널영역의 상기 전자공급층위에는 게이트전극을 가지고 상기 전자공급층과 활성층의 헤테로 접합계면 근방의 활성층내에 발생되는 2차원 전자가스층을 소오스 및 드레인간의 도전채널로 가지는 고전자이동도 트랜지스터에 있어서, 채널영역의 2차원 전자가스층이 수평적으로 얼라인되도록 상기 채널영역의 상기 반절연성 기판의 표면이 상기 소오스 및 드레인영역의 상기 반절연성 기판의 표면보다 높은 구조를 가지는 것을 특징으로 한다.
상기 단층형 고전자이동도 트랜지스터의 제조방법은 반절연성 기판상에 불순물이 도우프되지 않고 에너지 밴드갭이 작은 제1화합물 반도체로 된 활성층과, 불순물이 도우프되고 에너지밴드갭이 큰 제2화합물 반도체로된 전자 공급층의 적층구조를 가지며, 소오스 및 드레인영역의 상기 전자공급층위에는 불순물이 고농도로 도우프된 상기 제1화합물 반도체로 된 캡층을 개재하여 소오스 및 드레인전극을 가지고 상기 소오스 및 드레인영역의 사이에 한정되는 채널영역의 상기 전자공급층위에는 게이트전극을 가지고 상기 전자공급층과 활성층의 헤테로 접합계면 근방의 활성층내에 발생되는 2차원 전자가스층을 소오스 및 드레인간의 도전채널로 가지는 고전자이동도 트랜지스터의 제조방법에 있어서, 상기 채널영역을 제외한 소오스 및 드레인영역의 상기 반절연성 기판을 소정깊이로 식각하는 공정 ; 상기 식각공정이후 통상의 화합물 반도체 에피텍셜 성장방법에 의해 상기 식각된 반절연성 기판상에 상기 활성층, 전자공급층 및 캡층을 순차적으로 연속성장시키는 공정 ; 상기 성장공정이후 상기 채널영역의 캡층을 제거하는 공정 ; 상기 제2공정이후 채널영역에는 게이트전극을, 소오스 및 드레인영역에는 소오스 및 드레인전극을 각각 형성하는 공정을 구비한 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명하면 다음과 같다.
먼저, 본 발명에 의한 단층형 HEMT구조를 설명하기 전에 본 발명의 이해를 돕기 위하여 종래의 HEMT구조를 설명한다.
제1도를 참조하면 종래의 n+캡층를 가진 HEMT는 소오스 및 채널영역(S, D)에서는 평평한 반절연성기판(1)위에 불순물이 도우프되지 않은 GaAs(제1화합물 반도체)로 된 활성층(2), 이 활성층(2)위에 불순물이 도우프되지 않은 AlGaAs(제2화합물 반도체)로 된 스페이서층(3), 이 스페이서층(3)위에 Si과 같은 n형의 불순물이 도우프된 AlGaAs로 된 전자공급층(4) 및 n형 불순물이 고농도로 도우프된 GaAs로 된 캡층(5)이 순차적으로 적층된 구조를 가진다. 그리고 캡층(5)위에 소오스 및 드레인전극(6, 8)이 각각 형성된다. 채널영역(C)에서는 상기 적층된 구조에서 캡층(5)이 제거된다. 그리고 전자공급층(4)위에 게이트전극(7)이 형성된다. 여기서 스페이서층(3)은 5∼10nm의 두께를 가지며 전자공급층(4)은 ~1×1018㎝-3의 도우너 도우핑농도를 가지며 약 60㎜으 두께를 가진다. 상술한 구조의 HEMT는 GaAs보다 에너지밴드갭이 더 높은 AlGaAs층(3, 4)이 n+GaAs캡층(5)과 이차원 전자가스층 사이에 존재하기 때문에 AlGaAs층(3, 4)의 장벽저항이 소오스저항으로 작용하게 도니다. 이러한 소오스저항은 HEMT의 전달콘덕턴스를 감소시키는 인자로 작용하여 소자의 고속동작을 저하시킨다.
제2도를 참조하면 n+이온주입콘택형 HEMT는 n+캡층 HEMT와는 달리 활성층(2), 스페이서층(3) 및 전자 공급층(4)의 적층구조에 있어서 채널영역(C)를 제외한 소오스 및 드레인영역(S, D)에 n+불순물을 이온주입하여 소오스 및 드레인 영역을 형성하고 이 소오스 및 드레인 이온주입영역 또는 오믹확산영역(5a, 5b)상에 소오스 및 드레인전극을 형성한 것으로 제1도의 n+캡층 HEMT구조에 비해 n+캡층이 없고 게이트전극을 형성하기 위한 식각공정이 필요없다. 즉 이온주입 콘택형 HEMT구조에서는 n+캡층 콘택형 HEMT구조에 있어서 식각공정시 식각깊이에 따른 소자의 스레쉬홀드 전압변화가 없기 때문에 안정된 스레쉬홀드전압을 얻을 수 있는 이점이 있다.
그러나, n+이온주입콘택형 HEMT에서는 소오스 및 드레인 이온주입영역(5a, 5b)의 n+이온주입후 주입된 불순물이온의 활성화를 위해 고온열처리가 수반되고 이때 도우프된 전자공급층(4)으로부터 도우너들이 활성층(2)내의 2차원 전자가스층으로 확산되게 되므로 2차원 전자가스층이 질이 저하되는 단점을 가지고 있었다. 이를 방지하기 위해서 n+이온주입영역의 활성화시 2∼3초간의 급속 열처리공정이 요구되고 있다.
제3도를 참조하여 본 발명에 의한 단층형 HEMT를 설명한다. 제3도에서 단층형 HEMT는 소오스영역(S)과 드레인영역(D)의 사이에 있는 채널영역(C)에 대응하는 반절연성 기판(1)의 표면을 소오스영역(C) 및 드레인영역(D)의 반절연성 기판(1)의 표면보다 일정높이로 돌출되도록 형성함으로써 달성된다. 이와 같은 반절연성 기판(1)위에 통상의 화합물 반도체 성장장치, 예컨대 분자선 에피텍시 장치(MBE) 또는 금속-유기화학증기 데포지션장치(MOCVD)를 사용하여 GaAs로 된 활성층(2), AlGaAs 스페이서층(3), n+AlGaAs 전자공급층(4) 및 n+GaAs 캡층(5)의 적층구조를 형성하여 채널영역(1)의 적층구조가 소오스 및 드레인영역(S, D)의 적층구조보다 일정높이로 솟아 오른 단층구조를 얻는다.
즉, 채널영역(C)의 헤테로 접합계면(2a) 근방의 활성층(2)내에 발생되는 2차원 전자가스층의 높이가 소오스 및 드레인영역(S, D)의 캡층(5)의 두께내에 위치되도록 채널영역(C)의 반절연성 기판(1)의 표면보다 소오스 및 드레인영역(S, D)의 반절연성 기판(1)의 표면이 낮게 되도록 함으로써 2차원 전자가스층과 n+GaAs 캡층(5)이 수평적으로 얼라인되어 에너지밴드갭이 높은 AlGaAs층의 개재없이 직접 접촉되게 된다. 따라서 종래방식의 AlGaAs층에 의한 소오스 및 드레인의 장벽저항을 제거시킬 수 있다. 그러므로 종래의 HEMT에 비해 전달컨덕턴스가 향상되게 되므로 보다 고속동작이 가능하게 된다. 또한 이온주입에 의한 불순물의 활성화를 위한 열처리공정이 불필요하므로 2차원 전자가스층의 열화를 방지할 수 있다.
본 발명에 의한 단층형 HEMT는 제4a도부터 제4d도에 도시한 공정순서에 따라 제조된다.
제4a도를 참조하면 GaAs로 된 반절연성 기판(Semi Insulating Substrate)(1
)의 채널영역(c)을 제외한 소오스 및 드레인영역(S, D)을 통상의 사진식각공정을 통하여 소정깊이(d1)로 에칭한다.
따라서 채널영역(C)의 반절연성 기판(1)의 표면은 소오스 및 드레인영역(S, D)의 반절연성 기판(1)의 표면 보다 d1만큼 돌출된 구조를 가지게 된다.
제4b도를 참조하면, 제4a도와 같이 식각처리된 반절연성 기판(1)상에 두께(d2)의 불순물이 도우프되지 않은 GaAs로 된 두께(d2)의 활성층(2), 불순물이 도우프 되지 않은 AlGaAs로 된 두께(d3)의 스페이서층(3), Si과 같은 n형 불순물이 도우프된 n+AlGaAs로 된 두께 d4의 전자공급층(4) 및 Si과 같은 n형 불순물이 도우프된 두께 d5의 캡층(5)를 분자선 에피텍시방법으로 순차적으로 연속 성장시킨다. 따라서 채널영역(C)의 활성층(2)과 스페이서층(3)의 헤테로 접합계면(2a)의 높이가 소오스 및 드레인 영역(C)의 캡층(5)의 두께내에 수평적으로 얼라인되는 단층구조를 얻게 된다.
여기서 식각깊이 d1는 d3+d4+d5＞d1＞d3+d4의 조건을 만족하여야 한다. 상기 조건이 만족되는 범위 내에서 d5가 클수록, 캡층(5)의 농도가 클수록 소스·게이트간 그리도 게이트·드레인간 저항은 줄어든다.
제4c도를 참조하면, 채널영역(C)의 캡층(5)를 통상의 사진식각공정을 통하여 식각하고 제4d도에 도시한 바와 같이 통상의 리프트 오프방식으로 게이트전극(7)을 형성하고, 이어서 소오스 및 드레인전극(6, 8)을 각각 형성하여서 단층형 HEMT를 얻는다. 여기서 게이트전극(7)은 전자공급층(4)과 쇼트키 접촉을 이루는 금속 Al, Ni, Ti, Pt, Mo, W 또는 이들의 합금이 사용되며 소오스 및 드레인 전극(6, 8)은 캡층(5)과 오믹접촉을 이루는 금속 Au, MO, Ta, Pd, Sn등과 Ge의 합금이 사용된다.
이와 같이 본 발명의 HEMT제조방법은 제1도의 HEMT구조의 제조방법과 비교하면 반절연성 기판의 식각공정만 추가시키면 소오스 및 드레인저항을 감소시킬 수 있는 효과를 얻을 수 있으며, 제2도의 HEMT구조의 제조방법과 비교하면 이온 주입공정이 필요없게 된다.
상술한 본 발명의 실시예에서는 단일의 헤테로 접합을 가지는 HEMT구조를 예를 들어 설명하였으나 다층의 헤테로 접합을 가지는 HEMT구조, 초격자를 가진 HEMT구조등에도 적용가능하다는 것을 유의하여야 한다.
Claims (7)
- 반절연성 기판상에 불순물이 도우프되지 않고 에너지 밴드갭이 작은 제1화합물 반도체로 된 활성층과, 불순물이 도우프되고 에너지밴드갭이 큰 제2화합물 반도체로된 전자 공급층의 적층구조를 가지며, 소오스 및 드레인영역의 상기 전자공급층위에는 불순물이 도우프된 상기 제1화합물 반도체로 된 캡층을 개재하여 소오스 및 드레인전극을 가지고 상기 소오스 및 드레인영역의 사이에 한정되는 채널영역의 상기 전자공급층위에는 게이트전극을 가지고, 상기 전자공급층과 활성층이 헤테로 접합계면 근방의 활성층내에 발생되는 2차원 전자가스층을 소오스 및 드레인간의 도전채널로 가지는 고전자이동도 트랜지스터에 있어서, 상기 소오스 및 드레인영역의 캡층두께내에 상기 채널영역의 2차원 전자가스층이 수평적으로 얼라인되도록 상기 채널영역의 상기 반절연성 상기 반절연성 기판의 표면이 상기 소오스 및 드레인영역의 상기 반절연성 기판의 표면보다 높은 구조를 가지는 것을 특징으로 하는 단층형 고전자이동도 트랜지스터.
- 제1항에 있어서, 상기 제1화합물 반도체는 GaAs이고 상기 제2화합물 반도체는 AlGaAs인 것을 특징으로 하는 단층형 고전자이동도 트랜지스터.
- 제1항에 있어서, 상기 전자공급층과 활성층 사이에는 불순물이 도우프되지 않은 제2화합물 반도체로된 스페이서층을 더 구비하는 것을 특징으로 하는 단층형 고전자 이동도 트랜지스터.
- 제3항에 있어서, 상기 채널영역과 소오스 및 드레인 영역의 상기 반절연성 기판의 표면높이의 차이는 상기 스페이서층 및 전저공급층의 두께의 합보다는 크고 스페이서층, 전자공급층 및 캡층의 두께의 합보다는 작은 것을 특징으로 하는 단층형 고전자이동도 트랜지스터.
- 반절연성 기판상에 불순물이 도으프되지 않고 에너지 밴드갭이 작은 제1화합물 반도체로 된 활성층과, 불순물이 도우프되고 에너지밴드갭이 큰 제2화합물 반도체로된 전자 공급층의 적층구조를 가지며, 소오스 및 드레인영역의 상기 전자공급층위에는 불순물이 도우프된 상기 제1화합물 반도체로 된 갭층을 개재하여 소오스 및 드레인전극을 가지고 상기 소오스 및 드레인영역의 사이에 한정되는 채널영역의 상기 전자공급층위에는 게이트전극을 가지고, 상기 전자공급층과 활성층의 헤테로 접합계면 근방의 활성층내에 발생되는 2차원 전자가스층을 소오스 및 드레인간의 도전채널로 가지는 고전자이동도 트랜지스터의 제조방법에 있어서, 상기 채널영역을 제외한 소오스 및 드레인영역의 상기 반절연성 기판을 소정깊이로 식각하는 공정 ; 상기 식각공정이후 통상의 화합물 반도체 에피텍셜 성장방법에 의해 상기 식각된 반절연성 기판상에 상기 활성층, 전자공급층 및 캡층을 순차적으로 연속성장시키는 공정 ; 상기 성장공정이후 상기 채널영역의 캡층을 제거하는 공정 ; 상기 제2공정이후 채널영역에는 게이트전극을, 소오스 및 드레인영역은 소오스 및 드레인전극을 각각 형성하는 공정을 구비한 것을 특징으로 하는 단층형 고전자이동도 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 식각공정의 식각깊이는 상기 채널영역의 2차원 전자가스층이 소오스 및 드레인영역의 캡층과 수평적으로 얼라인되게 하는 깊이를 가지는 것을 특징으로 하는 단층형 고전자이동도 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 화합물 반도체 에피텍셜 성장방법은 분자선 에피텍셜 성장방법 또는 금속-유기화학증기 테포지션 성장방법중 어느 하나인 것을 특징으로 하는 단층형 고전자이동도 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900018300A KR930007758B1 (ko) | 1990-11-13 | 1990-11-13 | 단층형 고전자이동도 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900018300A KR930007758B1 (ko) | 1990-11-13 | 1990-11-13 | 단층형 고전자이동도 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920010953A KR920010953A (ko) | 1992-06-27 |
| KR930007758B1 true KR930007758B1 (ko) | 1993-08-18 |
Family
ID=19305933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900018300A KR930007758B1 (ko) | 1990-11-13 | 1990-11-13 | 단층형 고전자이동도 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930007758B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413523B1 (ko) * | 2001-12-14 | 2004-01-03 | 한국전자통신연구원 | 이차원 전자가스의 전자밀도가 증가된 고전자이동도트랜지스터의 제조방법 |
-
1990
- 1990-11-13 KR KR1019900018300A patent/KR930007758B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920010953A (ko) | 1992-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100642191B1 (ko) | 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법 | |
| EP0114962A2 (en) | Double heterojunction field effect transistors | |
| US5300795A (en) | GaAs FET with resistive AlGaAs | |
| JP2006513572A (ja) | エンハンスメントモード金属酸化膜半導体電界効果トランジスタ及びその形成方法 | |
| US5493136A (en) | Field effect transistor and method of manufacturing the same | |
| US5397907A (en) | Field effect transistor and fabricating method thereof | |
| JP2689057B2 (ja) | 静電誘導型半導体装置 | |
| KR930007758B1 (ko) | 단층형 고전자이동도 트랜지스터 및 그 제조방법 | |
| US5389807A (en) | Field effect transistor | |
| JP4631104B2 (ja) | 半導体装置の製造方法 | |
| US5514606A (en) | Method of fabricating high breakdown voltage FETs | |
| US5274257A (en) | Floating channel field effect transistor and a fabricating method thereof | |
| JPH0770735B2 (ja) | デュアルゲートの金属半導体電界効果トランジスタ及びその製造方法 | |
| US5413947A (en) | Method for manufacturing a semiconductor device with an epitaxial void | |
| KR100707325B1 (ko) | 헤테로 접합 전계 효과 트랜지스터 및 그 제조방법 | |
| JPH0797638B2 (ja) | 電界効果トランジスタ | |
| GB2239557A (en) | High electron mobility transistors | |
| JP2000208753A (ja) | 半導体装置とその製造方法 | |
| EP0552067A2 (en) | Field effect transistor and a fabricating method thereof | |
| KR940010916B1 (ko) | 화합물 반도체 소자 및 그 제조방법 | |
| JP4714959B2 (ja) | 半導体装置とその製造方法 | |
| EP0278110B1 (en) | Heterojunction field effect transistor | |
| KR950001167B1 (ko) | 화합물 반도체소자 및 그 제조방법 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010706 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |