KR930006136B1 - 반도체 소자의 소자격리 방법 - Google Patents
반도체 소자의 소자격리 방법 Download PDFInfo
- Publication number
- KR930006136B1 KR930006136B1 KR1019900012334A KR900012334A KR930006136B1 KR 930006136 B1 KR930006136 B1 KR 930006136B1 KR 1019900012334 A KR1019900012334 A KR 1019900012334A KR 900012334 A KR900012334 A KR 900012334A KR 930006136 B1 KR930006136 B1 KR 930006136B1
- Authority
- KR
- South Korea
- Prior art keywords
- recess
- oxide film
- polysilicon
- cvd oxide
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 4
- 238000002955 isolation Methods 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000002425 crystallisation Methods 0.000 claims 1
- 230000008025 crystallization Effects 0.000 claims 1
- 238000000407 epitaxy Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 24
- 238000005229 chemical vapour deposition Methods 0.000 description 21
- 239000013078 crystal Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 공정단면도.
제2도는 본 발명의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2,2a : 도우프된 CVD 산화막
3 : 제1리세스영역 4,4a : 화학산화막
5 : 폴리실리콘 6 : 제2리세스
7 : 에피층 8 : 매몰층
본 발명은 반도체 소자의 소자격리 방법에 관한 것으로, 특히 완전한 소자간의 격리가 이루어질 수 있도록 한 것이다.
종래의 격리방법중 최근의 것인 SOI(Silicon On Isolation)방법을 첨부된 제1a 내지 c도를 참조하여 상술하면 다음과 같다.
먼저 (a)와 같이 실리콘기판(11)을 일정크기만큼 에치하여 리세스(Recess)(12)를 형성한 후 전체 표면에 다시 산화막(13)을 형성한다.
이어 (b)와 같이 산화막(13) 위에 이온주입을 실시하여 n+매몰층(14)과 코렉터(Collector)(15)를 형성하고 (c)와 같이 다시 상기 리세스(12)내에 에피층(16)을 형성하고 이 에피층(16)내에 소자를 형성한다.
그러나 상기 종래기술은 산화막을 수㎛ 정도로 두껍게 성장시켜야 하는 단점이 있었다.
또한 절연기능을 하는 산화막(13)에 N+도우펀트(Dopant)를 직접 이온주입하여 n+매몰층(14) 및 코렉터(15)를 형성하므로 절연효과가 감소되어 완전한 소자격리가 이루어질 수 없다는 단점이 있었다.
본 발명은 상기 단점을 제거키 위한 것으로 화학증착법(CVD)에 의한 도우프된 산화막과 실리콘의 습식에치시 생성되는 박막의 화학산화막 및 폴리실리콘을 사용하여 소자를 완전히 격리시킬 수 있는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 수단으로서 본 발명은 도우프된 CVD 산화막을 마스크로 하여 제1리세스(Recess)를 패턴하고 실리콘 기판을 습식에치하여 제1리세스를 형성하는 단계, 습식에치로 인해 허공에 뜨게 되는 도우프된 CVD 산화막을 리플루오(Reflow)시켜 제1리세스 측면에 접촉시키는 단계, 전면에 폴리실리콘을 증착한 다음 다시 도우프된 산화막을 마스크로 습식에치하여 제2리세스를 형성하는 단계, 다시 허공에 뜬 도우프된 CVD 산화막을 리플로우시켜 제2리세스 측면에 접촉시키는 단계, 제1리세스의 잔여 폴리실리콘위에 매몰층 및 단결정 씨드 형성을 위해 n+단결정을 만드는 단계, 에피층을 성장시켜 소자 액티브영역을 형성하는 단계가 순차적으로 구비됨을 특징으로 한다.
이를 첨부된 제2a 내지 e도를 참조하여 상술하면 다음과 같다.
먼저 (a)와 같이 실리콘기판(1) 위에 도우프된 CVD 산화막(2)을 증착하고 소자가 형성될 영역의 CVD 산화막(2)을 선택적으로 제거하여 남아 있는 CVD 산화막(2)을 마스크로 하여 실리콘기판(1)을 습식에치하여 제1리세스(3)을 형성한다.
이때 식각된 제1리세스(3) 표면에는 기판 표면이 공기중에 노즐됨으로 해서 얇은 자연산화막(4)이 형성된다.
여기서 습식에치시에는 선택도(Selectivity)에 맞는 두께의 도우프된 CVD 산화막을 사용해야 하며 1㎛ 이하의 두께도 가능하다.
여기서 습식에치로 인해 액티브영역을 한정하는 도우프된 CVD 산화막(2)의 양측일부분의 하측 실리콘기판(1)까지도 에치되어 상기 도우프된 CVD 산화막(2)의 일부가 허공에 뜬 상태가 된다.
이어 (b)와 같이 상기 허공에 뜬 부분의 도우프된 CVD 산화막(2)을 열처리(리플로우)하면 보론(B), 인(P)등의 불순물이 도핑되어 있어서 유동성이 높으므로 제1리세스(3)의 측면에 접촉되어 측면소자를 격리시킨다.
그리고 이 위에 선택적인 에피성장(또는 CVD)으로 전면에 폴리실리콘(5)을 형성하고 다시 도우프된 CVD 산화막(2a)을 덮는다.
이어 (c)와 같이 소자가 형성될 영역의 상기 도우프된 CVD 산화막(2a)을 제거한 도우프 CVD 산화막(2a) 마스크로 하여 상기 제1리세스 영역에 증착된 폴리실리콘(5)의 일정깊이까지 습식에치하여 제2리세스(6)를 형성한다.
이때도 식각되는 제2리세스 표면에는 공기중의 노출로 인하여 얇은 화학산화막(4a)이 형성된다.
그리고 (d)와 같이 다시 습식에치로 인해 허공에 뜬 부분의 도우프된 CVD 산화막(2a)을 열처리(리플로우)하여 제2리세스(6)의 측면에 붙여 역시 측면소자 격리를 하도록 한다.
이어 도프된 CVD 산화막(2a) 위와 제1리세스(3)내에 남아 있는 폴리실리콘(5) 양측부분에 걸쳐 P.R을 형성하고 노출된 폴리실리콘(5)에 고농도 n형 이온주입하고 이온주입된 층을 전자빔 처리하는 재결정 방법으로 에피성장의 씨드(Seed) 형성을 위해 n+단결정을 만든다.
여기서 단결정을 (e)와 같이 제2리세스(6)에 실리콘 에피층(7)을 성장시켜 이 성장된 에피층(7)내에 소자를 형성하게 된다.
이때 업-디퓨젼(Up Diffusion)에 의해 n+단결정의 불순물이 에피층쪽으로 확산되는 자동도핑으로 매몰층(8)이 형성된다.
이상과 같이 본 발명에 의하면 다음과 같은 효과가 있다.
첫째, 매몰층(8)은 폴리실리콘(5) 위에 형성된 n+단결정위에 에피층(7) 성장시 업-디퓨젼에 의한 자동도핑으로 형성되므로 절연작용을 하는 자연산화막(4)(4a)과 완전히 격리되어 절연효과를 높일 수 있다.
둘째, 액티브영역의 측면은 도우프된 CVD 산화막(2)과 폴리실리콘(5)의 이중벽으로 형성되고 매몰층(8) 아래는 폴리실리콘(56)과 자연산화막(4)의 이중층으로 이루어져 소자간의 활동영역에 대한 완전한 격리를 행할 수 있게 된다.
셋째, 액티브영역 형성을 위한 실리콘기판(1)의 습식에치시 마스크로 사용되는 도우프된 CVD 산화막(2)을 격리공정 및 매몰층(8) 형성공정까지 사용할 수 있어서 마스크 수를 줄일 수 있다.
Claims (2)
- 도우프된 CVD 산화막(2)을 마스크로 실리콘기판(1)을 습식에치하여 제1리세스(3)를 형성하는 단계, 습식에치로 인해 허공에 뜨게 되는 도우프된 CVD 산화막(2)을 리플로우시켜 제1리세스(3) 측면에 접촉시키는 단계, 전면에 폴리실리콘(5)을 증착한 다음 다시 도우프된 CVD 산화막(2a)을 마스크로 상기 폴리실리콘(5)을 습식에치하여 제2리세스(6)를 형성하는 단계, 다시 허공에 뜬 도우프된 CVD 산화막(2a)을 리플로우시켜 제2리세스(6) 측면에 접촉시키는 단계, 제2리세스(6)의 잔여 폴리실리콘(5)에 불순물 이온주입 및 전자빔 처리하여 단결정화하는 단계, 단결정화된 층위에 에피층(7)을 성장시켜 소자의 액티브영역 및 매몰층(8)을 형성하는 단계가 순차적으로 구비됨을 특징으로 하는 반도체 소자의 소자격리방법.
- 제1항에 있어서, 폴리실리콘(5)은 선택적인 에피성장 또는 CVD 법으로 성장시킴을 특징으로 하는 반도체 소자의 소자격리방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900012334A KR930006136B1 (ko) | 1990-08-10 | 1990-08-10 | 반도체 소자의 소자격리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900012334A KR930006136B1 (ko) | 1990-08-10 | 1990-08-10 | 반도체 소자의 소자격리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920005359A KR920005359A (ko) | 1992-03-28 |
| KR930006136B1 true KR930006136B1 (ko) | 1993-07-07 |
Family
ID=19302231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900012334A KR930006136B1 (ko) | 1990-08-10 | 1990-08-10 | 반도체 소자의 소자격리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930006136B1 (ko) |
-
1990
- 1990-08-10 KR KR1019900012334A patent/KR930006136B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005359A (ko) | 1992-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4530149A (en) | Method for fabricating a self-aligned vertical IGFET | |
| US5061644A (en) | Method for fabricating self-aligned semiconductor devices | |
| EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
| EP0134166A1 (en) | Wafer fabrication by implanting through protective layer | |
| US4377421A (en) | Method of making a stacked emitter in a bipolar transistor by selective laser irradiation | |
| EP0132009A2 (en) | Method of manufacturing a semiconductor device and semiconductor device manufactured by means of the method | |
| JP2775194B2 (ja) | 半導体装置および半導体分離構造を製造する方法 | |
| JPH10270746A (ja) | 光検出器の製造方法 | |
| US5877540A (en) | Epitaxial-base bipolar transistor | |
| US5146304A (en) | Self-aligned semiconductor device | |
| US6445043B1 (en) | Isolated regions in an integrated circuit | |
| JPH07245397A (ja) | 半導体装置の製造方法 | |
| KR930006136B1 (ko) | 반도체 소자의 소자격리 방법 | |
| JP2000114190A (ja) | 気相成長方法および半導体装置の製造方法 | |
| EP0126292A1 (en) | Semiconductor device having an element isolation layer and method of manufacturing the same | |
| US4546537A (en) | Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation | |
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| US3986904A (en) | Process for fabricating planar scr structure | |
| GB2247780A (en) | Fabricating a bipolar transistor | |
| JPH0236525A (ja) | 半導体装置の製造方法 | |
| KR100209765B1 (ko) | 바이모스 제조방법 | |
| KR100326246B1 (ko) | 반도체소자의게이트전극형성방법 | |
| JPH0249019B2 (ja) | Handotaisochinoseizohoho | |
| KR930001558B1 (ko) | 바이폴라 트렌지스터의 제조방법. | |
| KR0161384B1 (ko) | 얇은 접합을 갖는 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 17 |
|
| EXPY | Expiration of term |