KR930005750Y1 - Circuit for toggling busy signal of co-processor - Google Patents

Circuit for toggling busy signal of co-processor Download PDF

Info

Publication number
KR930005750Y1
KR930005750Y1 KR2019910001888U KR910001888U KR930005750Y1 KR 930005750 Y1 KR930005750 Y1 KR 930005750Y1 KR 2019910001888 U KR2019910001888 U KR 2019910001888U KR 910001888 U KR910001888 U KR 910001888U KR 930005750 Y1 KR930005750 Y1 KR 930005750Y1
Authority
KR
South Korea
Prior art keywords
signal
coprocessor
busy signal
terminal
output
Prior art date
Application number
KR2019910001888U
Other languages
Korean (ko)
Other versions
KR920017106U (en
Inventor
김동욱
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019910001888U priority Critical patent/KR930005750Y1/en
Publication of KR920017106U publication Critical patent/KR920017106U/en
Application granted granted Critical
Publication of KR930005750Y1 publication Critical patent/KR930005750Y1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Advance Control (AREA)

Abstract

내용 없음.No content.

Description

코프로세서의 비지신호 토글신호Busy signal toggle signal from coprocessor

제1도는 종래의 코프로세서를 사용하는 컴퓨터 시스템의 회로도.1 is a circuit diagram of a computer system using a conventional coprocessor.

제2도는 본 고안의 코프로세서의 비지신호 토글회로의 실시예도.2 is an embodiment of a busy signal toggle circuit of the coprocessor of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

5 : D플립플롭 6 : 오아게이트5: D flip flop 6: Oagate

7 : 앤드게이트7: ANDGATE

본 고안은 코프로세서(Coprocessor) 명령을 사용하는 소프트웨어를 코프로세서가 설치되지 않은 퍼스널 컴퓨터에서 수행시켰을 때 발생하는 시스템 홀딩-업 현상을 방지하는 코프로세서의 비지신호 토글회로에 관한 것이다.The present invention relates to a busy signal toggle circuit of a coprocessor that prevents system holding-up phenomenon that occurs when software that uses coprocessor instructions is executed on a personal computer without a coprocessor.

코프로세서는 마이크로프로세서에 확장된 데이타 형식, 레지스터 그리고 명령어들을 제공하는 역활을 하여 고속의 산술연산, 로그함수 및 삼각함수 연산등이 가능하게 한다.Coprocessors provide extended data formats, registers, and instructions to the microprocessor, enabling fast arithmetic, logarithmic, and trigonometric operations.

상기 코프로세서의 연산은 마이크로프로세서와는 병렬로 수행되며 이 병렬연산은 코프로세서가 계산을 하고 있는 동안 마이크로프로세서가 다른 일을 수행하게 함으로써 전체 수행시간을 단축시켜 준다.The coprocessor operation is performed in parallel with the microprocessor, which reduces the overall execution time by causing the microprocessor to perform other tasks while the coprocessor is performing the calculation.

이와 같은 코프로세서는 제1도에 도시된 바와 같이 클럭 발생기(3) 및 시스템 버스 인터페이스(4)를 마이크로프로세서(1)와 공동으로 사용하며 마이크로프로세서(1)의 입출력 포트(A1,A2)에 입출력 디바이스처럼 할당되어 있으며 또한, 코프로세서(2)의 비지신호단자()는 마이크로프로세서(1)의 비지신호단자()와 직접 연결된다.Such a coprocessor uses the clock generator 3 and the system bus interface 4 in coordination with the microprocessor 1 as shown in FIG. 1 and the input / output ports A 1 and A 2 of the microprocessor 1 . ) Is assigned as an input / output device, and the busy signal terminal of the ) Is the busy signal terminal () of the microprocessor (1). Is directly connected to

이와 같은 구성에서, 마이크로프로세서(1)는 상기 입출력포트(A1,A2)를 통해서 명령어와 필요한 데이타를 코프로세서(2)로 보내거나 결과를 받아 저장할 수 있다.In such a configuration, the microprocessor 1 may send instructions and necessary data to the coprocessor 2 or receive the result through the input / output ports A 1 and A 2 .

코프로세서의 비지신호()는 자신이 일련의 작업을 수행중 이라는 것을 마이크로프로세서(1)에게 알리는 신호로 사용한다.Busy signal from coprocessor ( ) Is used to signal the microprocessor 1 that it is performing a series of tasks.

이와 같은 종래의 회로구성에 있어서 일반적인 소프트웨어에서는 별문제가 없으나 일부 소프트웨어, 예를 들어 코프로세서 명령어를 사용하는 플라이트 시뮬레이터(Flight simulator) 4.0 등의 프로그램을 코프로세서가 설치되지 않은 컴퓨터 시스템에서 코프로세서의 설치 유무를 체크하지않고 수행시켰을 경우, 마이크로프로세서의 비지신호단자()에는 저항(R1)을 통한 전원전압(Vcc)이 계속 인가되어 하이레벨신호가 유지되기 때문에 마이크로프로세서(1)는 프로그램을 진행시키지 못하고 비지신호단자()가 로우레벨신호로 토글될 때까지 기다리게 되며 토글이 되지 않으면 계속 기다리게 되어 있으므로 결국 컴퓨터 시스템이 홀딩-업 상태로 되는 문제점이 있었다.Although there is no problem in general software in such a conventional circuit configuration, some software, for example, a program such as Flight Simulator 4.0 using coprocessor instructions, is installed in a computer system without a coprocessor. If it is done without checking, the micro signal terminal of microprocessor ( ), Since the power supply voltage Vcc through the resistor R 1 is continuously applied to maintain the high level signal, the microprocessor 1 does not proceed with the program and the busy signal terminal ( ) Waits until the low level signal is toggled, and if it is not toggled, it continues to wait so that the computer system is in a holding-up state.

그러므로 본 고안의 목적은 코프로세서를 설치하지 않았을 경우 코프로세서의 비지신호를 기다리다가 시스템이 홀딩-업되는 경우를 방지하기 위한 것으로, 램 메모리의 기억내용을 계속 유지시키기 위하여 램 메모리에 일정 주기로 공급하는 신호인 리프레시신호를 이용하여 코프로세서의 비지신호를 토글시켜주는 코프로세서 비지신호 토글회로를 제공하는데 있다.Therefore, the purpose of the present invention is to prevent the system from being held up while waiting for the coprocessor busy signal when the coprocessor is not installed, and is supplied to the RAM memory at regular intervals to maintain the memory contents of the RAM memory. The present invention provides a coprocessor busy signal toggle circuit that toggles a coprocessor busy signal using a refresh signal.

이와 같은 목적을 가지는 본 고안은 펄스신호를 클럭으로하고 어드레스 상태신호에 따라 프리세트하여 로우레벨신호를 출력하는 D플립플롭과, 상기 D플립플롭의 출력과 상기 펄스신호를 논리합하는 오아게이트와, 상기 오아게이트의 출력신호에 따라 코프로세서의 비지신호를 토글시키는 앤드게이트로 구성되어 시스템 홀딩-업 상태에서 코프로세서의 비지신호를 주기적으로 토글시키는 것을 특징으로 한다.The present invention having such a purpose includes a D flip-flop for outputting a low-level signal by setting a pulse signal as a clock and preset according to an address state signal, an orifice for logically combining the output of the D flip-flop and the pulse signal; And an AND gate for toggling the busy signal of the coprocessor according to the output signal of the oragate to periodically toggle the busy signal of the coprocessor in a system holding-up state.

이하, 본 고안을 코프로세서의 비지신호 토글회로의 실시예를 보인 첨부된 도면 제2도를 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings, which show an embodiment of a busy signal toggle circuit of a coprocessor.

입력단자(D)가 접지(GND)에 연결된 D플립플롭(5)의 프리세트단자(PRS)에 어드레스 상태신호()가 인가되게 연결되며, 상기 D플립플롭(5)의 클리어단자(CLR)에 리세트신호()가 인가되게 연결되며, 상기 D플립플롭(5)의 클럭단자(CK)에 리프레시신호()가 인가되게 연결됨과 아울러 상기 리프레시신호()는 상기 D플립플롭(5)의 출력단자(Q)의 출력신호와 함께 오아게이트(6)에 인가되며, 상기 오아게이트(6)의 출력은 코프로세서의 비지신호단자()의 출력과 함께 앤드게이트(7)를 통하여 마이크로프로세서의 비지신호단자()로 인가되게 연결된다.To the preset terminal PRS of the D flip-flop 5 whose input terminal D is connected to ground GND, an address status signal ( ) Is connected to be applied, the reset signal (CLR) to the clear terminal (CLR) of the D flip-flop (5) ) Is connected to be applied, and the refresh signal (C) to the clock terminal CK of the D flip-flop (5) ) Is connected to be applied and the refresh signal ( ) Is applied to the oragate 6 together with the output signal of the output terminal Q of the D flip-flop (5), the output of the oragate 6 is a busy signal terminal ( Busy signal terminal of the microprocessor through the end gate 7 together with the output of Is connected to).

이와 같은 본 고안의 회로구성을 가지는 퍼스널 컴퓨터에 코프로세서 명령어를 사용하는 소프트웨어를 실행하면, 먼저, 코프로세서가 설치된 경우, 코프로세서는 비지신호단자()에서 출력되는 로우레벨신호는 앤드게이트(7)를 통하여 마이크로 프로세서의 비지신호단자()로 입력되므로 마이크로 프로세서는 코프로세서가 출력하는 비지신호에 따라 정상으로 동작하게 된다.When a software using a coprocessor instruction is executed in a personal computer having such a circuit structure of the present invention, first, when a coprocessor is installed, the coprocessor is a busy signal terminal ( The low level signal output from the microprocessor is a busy signal terminal ( ), The microprocessor operates normally according to the busy signal output from the coprocessor.

그리고, 코프로세서(2)가 설치되지 않은 경우, 비지신호단자()는 항상 하이레벨신호를 유지하여 앤드게이트(7)의 일측단자에 인가된다.When the coprocessor 2 is not installed, the busy signal terminal ( Is always applied to one terminal of the AND gate 7 while maintaining the high level signal.

이와 같은 상태에서 어드레서 상태신호()가 로우일 경우에는 그 로우의 어드레스 상태신호()가 D플립플롭(5)의 프리세트 단자(PRS)에 인가되므로 D플립플롭(5)은 프리세트되어 출력(Q)으로 하이레벨 신호를 출력하고, 출력한 하이레벨신호는 오아게이트(6)를 통해 앤드게이트(7)의 타측단자로 입력되어 앤드게이트(7)는 계속 하이레벨 신호를 출력하게 된다.In this state, the addresser status signal ( ) Is low, the address status signal ( ) Is applied to the preset terminal PRS of the D flip-flop 5, the D flip-flop 5 is preset to output a high level signal to the output Q, and the output high level signal is the oragate 6 Input to the other terminal of the AND gate 7 through) and the AND gate 7 continues to output a high level signal.

이와 같은 상태에서 어드레스 상태신호()가 고전위로 입력될 경우에는 D플립플롭(5)의 프리세트 상태가 해제된다. 이때, 소정의 주파수로 이격되는 리프레시신호()가 D플립플롭(5)의 클럭단자(CK)에 클럭신호로 입력된다. 그러므로 D플립플롭(5)은 출력(Q)으로 로우레벨 신호를 출력하여 오아게이트(6)의 일측단자로 입력되고, 또한 리프레시신호()가 오아게이트(6)의 타측단자로 입력되므로 오아게이트(6)는 리프레시신호()에 따른 펄스신호를 출력하고, 그 출력한 펄스신호는 앤드게이트(7)의 타측단자에 입력된다.In this state, the address status signal ( Is input at a high potential, the preset state of the D flip-flop 5 is released. At this time, the refresh signal spaced at a predetermined frequency ( Is input to the clock terminal CK of the D flip-flop 5 as a clock signal. Therefore, the D flip-flop 5 outputs a low level signal to the output Q, and is input to one terminal of the oragate 6, and the refresh signal is input to the other terminal of the oragate 6. 6 denotes a refresh signal ( Pulse signal is outputted to the other terminal of the AND gate 7.

따라서 앤드게이트(7)는 펄스신호를 출력하고, 출력된 펄스신호는 마이크로프로세서의 비지신호단자에 비지신호로 입력되어 마이크로프로세서를 동작시키게 된다.Therefore, the AND gate 7 outputs a pulse signal, and the output pulse signal is input to the busy signal terminal of the microprocessor as a busy signal to operate the microprocessor.

이와 같은 본 고안은 코프로세서 명령어를 사용하는 소프트웨어를 퍼스널 컴퓨터에서 실행시켰을 때 코프로세서가 설치되지 않은 경우에 발생하는 시스템 홀딩-업상태를 방지하여 시스템의 호환성 및 신뢰성을 향상시킬 수 있다.The present invention can improve the compatibility and reliability of the system by preventing the system holding-up state that occurs when the coprocessor is not installed when the software using the coprocessor instructions are executed on the personal computer.

Claims (2)

펄스신호를 클럭으로 사용하고 어드레스 상태신호()에 따라 프리세트 되는 D플립플롭(5)과, 상기 D플립플롭(5)의 출력(Q)과 상기 펄스신호를 논리합하여 코프로세서의 설치여부를 판별하는 오아게이트(6)와, 상기 오아게이트(6)의 출력신호에 따라 비지신호단자()의 신호를 토글시켜 마이크로프로세서의 비지신호단자()로 출력하는 앤드게이트(7)로 구성되는 것을 특징으로 하는 코프로세서의 비지신호 토글회로.The pulse signal is used as the clock and the address status signal ( D flip-flop 5, which is preset according to < RTI ID = 0.0 >),< / RTI > oragate 6 for determining whether a coprocessor is installed by ORing the output Q of the D flip-flop 5 and the pulse signal, Busy signal terminal according to the output signal of the gate ( To toggle the signal on the microprocessor Busy signal toggle circuit of the coprocessor, characterized in that consisting of an end gate (7) for outputting. 제1항에 있어서, 펄스신호는 리프레시신호()인 것을 특징으로 하는 코프로세서의 비지신호 토글회로.The pulse signal of claim 1, wherein the pulse signal is a refresh signal. Busy signal toggle circuit of a coprocessor.
KR2019910001888U 1991-02-07 1991-02-07 Circuit for toggling busy signal of co-processor KR930005750Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910001888U KR930005750Y1 (en) 1991-02-07 1991-02-07 Circuit for toggling busy signal of co-processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910001888U KR930005750Y1 (en) 1991-02-07 1991-02-07 Circuit for toggling busy signal of co-processor

Publications (2)

Publication Number Publication Date
KR920017106U KR920017106U (en) 1992-09-17
KR930005750Y1 true KR930005750Y1 (en) 1993-08-27

Family

ID=19310734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910001888U KR930005750Y1 (en) 1991-02-07 1991-02-07 Circuit for toggling busy signal of co-processor

Country Status (1)

Country Link
KR (1) KR930005750Y1 (en)

Also Published As

Publication number Publication date
KR920017106U (en) 1992-09-17

Similar Documents

Publication Publication Date Title
Simon An embedded software primer
KR890002330B1 (en) Multi processor sytem
SE7513578A (en) DATA PROCESSING DEVICE
EP0242879A2 (en) Data processor with wait control allowing high speed access
KR890005622A (en) Single chip microcomputer
KR900002438B1 (en) Inter-processor connecting system
KR970012153A (en) How to run data processor and breakpoint operations
KR930005750Y1 (en) Circuit for toggling busy signal of co-processor
JPS61267858A (en) Microcomputer
EP0378242A2 (en) Integrated circuit with a debug environment
KR940003498Y1 (en) Signal control circuit in system
KR930004590Y1 (en) Reset and interrupt signal generator
Wenban et al. Developing interface libraries for reconfigurable data acquisition boards
SU934474A1 (en) Programme-interrupting device
JP2557366B2 (en) Input / output procedure converter
KR0118651Y1 (en) Interface apparatus between pc and image processor
JP2755318B2 (en) Trace circuit
KR890008688A (en) How to Display Erra Codes on Computer Systems
Hossain et al. Design and Development of a Low-cost Microcontroller Based Liquid Crystal Display (LCD) System for Electronic Instrumentation
KR890003025Y1 (en) Masking interupt circuit
KR100195221B1 (en) Instruction execution number measure device in program execution
KR940008120Y1 (en) Memory controller for display
KR0150161B1 (en) Device for displaying register and ram data
KR900008883Y1 (en) Bus cycle signal generator
JPS62241041A (en) Information processor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980728

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee