KR930001684Y1 - Power circuit - Google Patents

Power circuit Download PDF

Info

Publication number
KR930001684Y1
KR930001684Y1 KR2019910004220U KR910004220U KR930001684Y1 KR 930001684 Y1 KR930001684 Y1 KR 930001684Y1 KR 2019910004220 U KR2019910004220 U KR 2019910004220U KR 910004220 U KR910004220 U KR 910004220U KR 930001684 Y1 KR930001684 Y1 KR 930001684Y1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
transistor
abnormal
reference voltage
Prior art date
Application number
KR2019910004220U
Other languages
Korean (ko)
Other versions
KR920018719U (en
Inventor
이권재
Original Assignee
삼성전기 주식회사
황선두
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사, 황선두 filed Critical 삼성전기 주식회사
Priority to KR2019910004220U priority Critical patent/KR930001684Y1/en
Publication of KR920018719U publication Critical patent/KR920018719U/en
Application granted granted Critical
Publication of KR930001684Y1 publication Critical patent/KR930001684Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/008—Intrinsically safe circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage

Landscapes

  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.No content.

Description

이상 전압에 의한 계기 보호회로Instrument protection circuit due to abnormal voltage

첨부도면은 본 고안의 회로도이다.The accompanying drawings are circuit diagrams of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : OR게이트 20 : 구동용 집적회로10: OR gate 20: driving integrated circuit

Q1-Q3: 트랜지스터Q 1 -Q 3 : Transistor

본 고안은 이상전압에 의한 각종계기를 보호하기 위한 회로에 관한 것으로, 좀더 상세히는 기준전압 이상 또는 이하의 이상전압이 입력되면 계기를 차단시켜 보호해주는 회로에 관한 것이다.The present invention relates to a circuit for protecting various instruments by abnormal voltage, and more particularly, to a circuit that protects the instrument by blocking the instrument when an abnormal voltage above or below the reference voltage is input.

예를들어 CRT나 컬러 브라운관의 편향요크에 인가되는 고전압이 이상전압으로 인하여 동작에 이상이 발생하면 편향현상이 발생되지 않으므로 브라운관의 중앙 형광면을 집중 투사시켜 브라운관이 불량으로되는 문제가 있다.For example, if the high voltage applied to the deflection yoke of the CRT or color CRT is abnormal due to the abnormal voltage, the deflection phenomenon does not occur. Therefore, the CRT or the CRT may be concentrated and the CRT may be defective.

또한, 두대 이상의 계기를 병렬로 연결하여 사용할 경우 한쪽 계기의 이상발생으로 인하여 다른 기계에 영향을 미치게 되어 모든 계기가 동시에 불량으로 되는 문제가 있다.In addition, when two or more instruments are connected in parallel, there is a problem in that all the instruments become defective at the same time because they affect the other machine due to an abnormal occurrence of one instrument.

따라서, 본 고안은 상기한 종래의 제반 문제점들을 해결하기 위하여 안출한 것으로, 본 고안의 목적은 기준전압 이상 또는 이하인 이상전압이 인가되면 OR 게이트 로직에 의해 트랜지스터를 제어함으로써 구동용 집적회로에 입력신호를 차단 계기를 보호하는 이상전압에 의한 계기 보호회로를 제공함에 있다.Accordingly, the present invention has been made to solve the above-mentioned general problems, and an object of the present invention is to control an transistor by an OR gate logic when an abnormal voltage above or below a reference voltage is applied to the driving integrated circuit. It is to provide the instrument protection circuit by the abnormal voltage to protect the instrument.

상기한 본 고안의 목적을 달성시키기위한 기술적 구성은, 기준전압 이하에서 동작하는 PNP 트랜지스터와 기준전압 이상에서 동작하는 NPN 트랜지스터로 구성된 OR 게이트와, 상기 OR 게이트의 출력에 따라 스위칭동작하는 스위칭 트랜지스터와, 상기 스위칭 트랜지스터의 동작신호를 받아 구동펄스를 차단시켜주는 구동용 집적회로로 이루어져 이상전압 발생시 회로를 차단시켜 보호해주도록 한것을 특징으로 한다.The technical configuration for achieving the object of the present invention is an OR gate consisting of a PNP transistor operating below the reference voltage and an NPN transistor operating above the reference voltage, a switching transistor for switching operation in accordance with the output of the OR gate; It is characterized in that the integrated circuit for driving to block the driving pulse in response to the operation signal of the switching transistor to protect the circuit by blocking the circuit in the event of an abnormal voltage.

이하 첨부된 도면에 의하여 본 고안에 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부도면은 본 고안의 회로도로서, 이상신호 입력단(1)에 PNP 트랜지스티(Q11)와 NPN 트랜지스티(Q2)의 베이스를 병렬로 인가하고, 상기 NPN 트랜지스티(Q2)에는 제너다이오드(ZDl)를 통하여 연결한다.The accompanying drawings are circuit diagrams of the present invention, in which the bases of the PNP transistors Q 11 and NPN transistors Q 2 are applied in parallel to the abnormal signal input terminal 1, and the NPN transistors Q 2 . Connect via zener diode (ZD l ).

상기 두개의 트랜지스터(Q1)(Q2) 구성이 OR 게이트 역할을 한다.The two transistors Q 1 and Q 2 serve as OR gates.

상기 PNP 트랜지스티(Ql)의 에미터와 상기 NPN 트랜지스티(Q2)의 콜렉터에 각각 전원전압(Vcc)을 연결하고, 상기 PNP 트랜지스티터(Ql)의 콜렉터와 상기 NPN 트랜지스터(Q2o)의 에미터에는 공통으로 스위칭 트랜지스티(Q3)의 베이스를 연결하되, 저항(R2)(R3)과 제너다이오드(ZD2)를 통하여 연결한다.The PNP transitional stitcher (Q l) of the emitter and the NPN transitional stitcher (Q 2) each connected to a power source voltage (Vcc) to the collector and the PNP transitional styryl emitter (Q l) of the collector and the NPN of The base of the switching transistor Q 3 is commonly connected to the emitter of the transistor Q 2 o, but is connected through the resistor R 2 (R 3 ) and the zener diode ZD 2 .

상기 스위칭 트랜지스터(Q3)의 콜렉터에는 저항(Rl)과 다이오드(D1)를 통하여 베이스에 연결하고, 동시에 구동용 집적회로(20)의 일단에 연결하며, 상기 스위칭 트랜지스터(Q3)의 에미터는 상기 구도용 집적회로(20)의 타단에 연결한다.Of the collector, the resistance (R l) and a diode and connected to the base via a (D 1), and simultaneously connected to one end of the driving integrated circuit 20 for the switching transistor (Q 3) of the switching transistor (Q 3) The emitter is connected to the other end of the composition integrated circuit 20.

상기 구동용 집적회로(20)는 출력단(20)을 통하여 타 계기를 제어하도록 연결한다.The driving integrated circuit 20 is connected to control the other instrument through the output terminal (20).

이하 이들의 작용효과를 설명한다.The effect of these will be described below.

회로가 정상동작시는 스위칭 트랜지스터(Q3)가 오프상태에 있도로 저항(Rl)(R2)의 분압값을 조정하여 연결하여 두면 접점(4)가 전위는 트랜지스터(Q3)를 구동시키지 못하므로 에미터를 통한 구동용 집적회로(20)의 입력전압은 없다.Circuit is a potential drives the transistor (Q 3) normal leave operates when the switching transistor (Q 3) is connected to a so that the OFF state to adjust the partial pressure of the resistor (R l) (R 2) contact 4 There is no input voltage of the driving integrated circuit 20 through the emitter.

따라서, 상기 구동용 집적회로(20)의 출력단(2)에 출력전압도 없다.Accordingly, there is no output voltage at the output terminal 2 of the driving integrated circuit 20.

OR 게이트(10)의 입력단(1)에 기준전압 이하의 로우 전압이 인가되면 PNP 트랜지스터(Q1)의 베이스에 로우 전압이 인가되어 도통되고, NPN 트랜지스터(Q2)는 오프된다.When a low voltage equal to or lower than the reference voltage is applied to the input terminal 1 of the OR gate 10, the low voltage is applied to the base of the PNP transistor Q 1 to conduct, and the NPN transistor Q 2 is turned off.

따라서, 접점(3)의 전위가 하이로 되고 접점(4)의 전위도 하이로 되어 상기 스위칭 트랜지스티(Q3)의 베이스에 하이전압이 인가되므로 도통된다.Therefore, the electric potential of the contact 3 becomes high and the electric potential of the contact 4 becomes high so that a high voltage is applied to the base of the switching transistor Q 3 so that it is conducting.

상기 구동용 집적회로(20)는 상기 스위칭 트랜지스터(Q3)로 부터 도통전압을 받아 구동펄스를 차단시킴으로써 출력단(2)의 출력이 없게 되므로 계기가 보호되며, 이상전압이 없어지고 정상상태가 되면 다시 원상태로 회복되어 정상출력이 나온다.The driving integrated circuit 20 receives the conduction voltage from the switching transistor Q 3 to cut off the driving pulse so that the output of the output terminal 2 is not present. Thus, the instrument is protected and the abnormal voltage disappears and becomes normal. It returns to its original state and a normal output comes out.

한편, 상기 OR 게이트(10)의 입력단(1)에 기준전압 이상의 전압이 인가되면 PNP 트랜지스터(Ql)에 하이전압이 인가되고 NPN 트랜지스터(Q2)에도 하이전압이 인가되어 상기 NPN 트랜지스터(Q2)만 구동된다.On the other hand, when a voltage equal to or greater than the reference voltage is applied to the input terminal 1 of the OR gate 10, a high voltage is applied to the PNP transistor Q 1 , and a high voltage is also applied to the NPN transistor Q 2 , so that the NPN transistor Q 2 ) only drive.

따라서, 접점(3)에는 하이전압이 나타난다.Therefore, a high voltage appears at the contact 3.

여기에서, 상기 NPN 트랜지스티(Q2)의 베이스에 연결된 제너다이오드(ZD1)는 기준전압 이하에서도 트랜지스티(Q2)가 온되는 것을 막기 위하여 제너전압을 적절히 선택하도록 한다.Here, the Zener diode (ZD 1) is connected to the base of the NPN transitional stitcher (Q 2) is to appropriately select the Zener voltage to prevent the transitional stitcher (Q 2) to be conveyed below the reference voltage on.

그리하여, 기준전압 이상에서만 상기 트랜지스티(Q2)를 온시키도록 한다. 상기 접점(3) 전압이 하이이면 상기 스위칭 트랜지스터(Q3)가 동작되어 구동용 집적회로(20)에 신호를 인가하므로, 상기 집적회로(20)는 구동펄스를 차단시킴으로써 출력단(2)의 출력이 없게되어 계기가 보호된다.Thus, the transistor Q 2 is turned on only above the reference voltage. When the voltage of the contact point 3 is high, the switching transistor Q 3 is operated to apply a signal to the driving integrated circuit 20, so that the integrated circuit 20 outputs the output terminal 2 by blocking the driving pulse. This will protect the instrument.

역시, 이상전압이 없어지고 정상상태로 회복되면 정상출력이 나온다.Also, when the abnormal voltage disappears and returns to the normal state, the normal output comes out.

이와 같은 제어회로는 피드백 제어의 범위를 벗어난 경우에 더욱 유용하게 활용될수 있고, 특히 다수의 계기를 병렬로 사용한 경우 서로서로의 계기에 영향을 미치지 않도록 해주는 유익한 효과가 있다.Such a control circuit can be more useful when it is out of the feedback control range, and especially when a plurality of instruments are used in parallel, there is a beneficial effect of not affecting each other's instruments.

Claims (2)

이상신호 입력에 의한 회로를 보호하는 장치에 있어서, 기준전압 이하에서 동작하는 PNP 트랜지스티(Ql)와 기준전압이상에서 동작하는 NPN 트랜지스티(Q2)로 구성된 OR 게이트(l0)와, 상기 OR 게이트(10)의 출력에 따라 스위칭 동작하는 스위칭 트랜지스터(Q3)와, 상기 스위칭 트랜지스티(Q3)의 동작신호를 받아 구동펄스를 차단시켜주는 구동용 집적회로(20)로 이루어져 이상전압 발생시 회로를 차단시켜 보호해주도록 한 것을 특징으로 하는 이상전압에 의한 계기 보호회로.An apparatus for protecting a circuit by an abnormal signal input, comprising: an OR gate (l0) consisting of a PNP transistor (Q l ) operating below a reference voltage and an NPN transistor (Q 2 ) operating above a reference voltage; And a switching transistor Q 3 that switches according to the output of the OR gate 10, and a driving integrated circuit 20 that blocks driving pulses in response to an operation signal of the switching transistor Q 3 . Instrument protection circuit according to the abnormal voltage, characterized in that the circuit is protected by blocking the circuit in the event of an abnormal voltage. 제l항에 있어서, 상기 NPN 트랜지스티(Q2)의 베이스와 입력단(1) 사이에 제너다이오드(ZDl)를 연결하여 기준전압 이상에서만 동작되도록 제너전압을 공급하도록 한것을 특징으로 하는 이상전압에 의한 계기 보호 회로.The method of claim 1, wherein the zener diode ZD 1 is connected between the base of the NPN transistor Q 2 and the input terminal 1 to supply a zener voltage to operate only at a reference voltage or higher. Instrument protection circuit by voltage.
KR2019910004220U 1991-03-29 1991-03-29 Power circuit KR930001684Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910004220U KR930001684Y1 (en) 1991-03-29 1991-03-29 Power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910004220U KR930001684Y1 (en) 1991-03-29 1991-03-29 Power circuit

Publications (2)

Publication Number Publication Date
KR920018719U KR920018719U (en) 1992-10-19
KR930001684Y1 true KR930001684Y1 (en) 1993-04-10

Family

ID=19312182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910004220U KR930001684Y1 (en) 1991-03-29 1991-03-29 Power circuit

Country Status (1)

Country Link
KR (1) KR930001684Y1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648931B1 (en) * 2005-09-29 2006-11-27 삼성전자주식회사 High power supply apparatus for controlling strangeness load

Also Published As

Publication number Publication date
KR920018719U (en) 1992-10-19

Similar Documents

Publication Publication Date Title
US6380793B1 (en) Very high voltage switch
CA1173518A (en) Protection circuit for a data driver
JPS62241429A (en) Semiconductor integrated circuit device
US5089948A (en) High speed optoisolator switching apparatus
KR910013720A (en) Overvoltage Protection Circuit
KR930001684Y1 (en) Power circuit
US6034448A (en) Semiconductor switch
JP2806503B2 (en) Semiconductor element short-circuit protection circuit
KR0132780B1 (en) Integrated logic circuit
KR100249155B1 (en) Esd protection circuit
KR0116972Y1 (en) The structure of nand gate
KR0108027Y1 (en) Position controller
JPH03117017A (en) Transistor output circuit
KR930006081Y1 (en) Power reset circuit
KR930007840Y1 (en) Three state output buffer circuit
KR970003644Y1 (en) Apparatus protection off circuit
KR950009768Y1 (en) Chatering noise protecting circuit chatering noise protecting circuit
KR0163264B1 (en) Motor driving control circuit
KR100244850B1 (en) Overcurrent control device
KR0117401Y1 (en) Circuit for power detecting
KR200144661Y1 (en) Power-off circuit
DE58906431D1 (en) Protection circuit for a switching transistor.
KR900008031Y1 (en) Computer protecting circuit in monitor-off
KR100218359B1 (en) Short current protection circuit
KR930001930B1 (en) Power circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19961122

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee