KR930001238B1 - Data communication system - Google Patents

Abstract

내용 없음.No content.

Description

데이타통신시스템Data communication system

제1도, 2도 및 3도는 각각 병렬데이타통신시스템, 직렬데이타통신시스템 및 인터럽트 데이타통신시스템을 설명하는 개략도.1, 2 and 3 are schematic diagrams respectively illustrating a parallel data communication system, a serial data communication system and an interrupt data communication system.

제4도는 본 발명을 실시하는 복사기를 예시적으로 나타내는 개략도.4 is a schematic view showing an example of a copying machine embodying the present invention.

제5도는 제4도 복사기의 전기회로구성을 나타내는 블럭도.5 is a block diagram showing the electrical circuit configuration of the copier of FIG.

제6도는 제5도 마이크로프로세서의 동작을 나타내는 플로우차트.FIG. 6 is a flowchart illustrating operation of the FIG. 5 microprocessor. FIG.

제7도는 복사기 조작판의 평면도.7 is a plan view of the copier operation panel.

제8도는 각 CPU간의 직렬데이타통신을 나타내는 타이밍챠트.8 is a timing chart showing serial data communication between CPUs.

제9도는 직렬통신을 개시하기위하여 마스터 CPU가 수행하는 루틴을 나타내는 플로우차트.9 is a flowchart showing a routine performed by a master CPU to initiate serial communication.

제10도는 직렬통신을 위해 마스터 CPU가 수행하는 처리를 나타내는 플로우챠트.10 is a flowchart showing processing performed by a master CPU for serial communication.

제11도는 타이머카운터 처리루틴을 이해하는데 도움을 주는 타이밍챠트.11 is a timing chart to help understand the timer counter processing routine.

제12, 13 및 14도는 슬래브 CPU-A, 슬래브 CPU-B 및 슬래브 CPU-C가 각각 수행하는 직렬통신과 관련된 수신 및 송신처리루틴을 나타내는 타이밍챠트.12, 13, and 14 are timing charts showing reception and transmission processing routines related to serial communication performed by slab CPU-A, slab CPU-B, and slab CPU-C, respectively.

제15도는 마스터 CPU와 슬래브 CPU-C 사이의 데이타통신을 나타내는 타이밍챠트.FIG. 15 is a timing chart showing data communication between a master CPU and a slab CPU-C. FIG.

제16도는 마스터 CPU가 광학제어 CPU로부터의 인터럽트 신호에 응하여 수행하는 처리루틴을 나타내는 플로우챠트.FIG. 16 is a flowchart showing a processing routine which the master CPU performs in response to an interrupt signal from the optical control CPU.

제17 및 18도는 스켄너스타트신호와 스켄너리턴신호의 출력처리루틴을 각각 나타내는 플로우챠트.17 and 18 are flow charts showing output processing routines of the scanner start signal and the scanner return signal, respectively.

제19도는 광학제어의 특정구성을 나타내는 개략도.19 is a schematic diagram showing a specific configuration of optical control.

제20도는 광학제어의 메인루틴을 나타내는 플로우챠트.20 is a flowchart showing a main routine of optical control.

제21도는 직렬수신인터럽트루틴을 나타내는 플로우챠트.Fig. 21 is a flowchart showing a serial receiving interrupt routine.

제22도 A 및 B도는 각가 메인제어로부터 광학제어로 또한 광학제어로부터 메인제어로 전송된 데이타와 그 내용을 나타내는 설명도.22A and 22B are explanatory diagrams showing data and contents thereof each transmitted from the main control to the optical control and from the optical control to the main control.

제23도는 INT 2인터럽트루틴을 나타내는 플로우챠트.23 is a flowchart showing an INT 2 interrupt routine.

제24도는 엔코더인터럽트처리루틴을 나타내는 플로우챠트이다.24 is a flowchart showing an encoder interrupt processing routine.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

200 : 마스터-CPU 310 : 슬래브 CPU-A200: master CPU 310: slab CPU-A

320 :슬래브 CPU-C(광학 CPU) 325 : 슬래브 CPU-B320: slab CPU-C (optical CPU) 325: slab CPU-B

본 발명은 데이타통신시스템에 관한 것이며, 보다 상세하게는 마스터 CPU(중앙처리장치)와 광학계를 감시하는 CPU 사이에서 데이타의 교환을 행하기 위한 복사기에 적용가능한 데이타통신시스템에 관한 것이다.The present invention relates to a data communication system, and more particularly, to a data communication system applicable to a copying machine for exchanging data between a master CPU (central processing unit) and a CPU for monitoring an optical system.

최근의 반도체 분야에 있어서의 진보에 따라 오늘날 값싸고 고성능의 CPU가 많이 시장에 나와 있다.With recent advances in the field of semiconductors, there are many cheap and high-performance CPUs on the market today.

그래서 종래단일의 CPU 타입제어시스템 대신에 복수의 CPU를 사용하여 기계를 제어하는 분산된 제어시스템이 근자의 경향이다. 복수의 CPU가 조합하여 사용될 때 이들은 서로 데이타를 교환할 필요가 있으며, 이러한 종류의 데이타통신은 3가지의 서로다른 시스템, 즉, 병렬데이타통신시스템(Parallel Data Communication System), 직렬데이타통신시스템(Serial Data Communication System) 및 인터럽트데이타통신시스템(Interrupt Data Communication System) 중 어느하나에 의해 행하여진다.Thus, a distributed control system that uses a plurality of CPUs to control a machine instead of a conventional single CPU type control system tends to be the root cause. When a plurality of CPUs are used in combination, they need to exchange data with each other. This type of data communication includes three different systems, namely, a parallel data communication system and a serial data communication system. Data communication system) or an interrupt data communication system.

제1도는 병렬데이타통신시스템의 원리를 나타낸다.1 shows the principle of a parallel data communication system.

이 시스템에서는 복수의 신호, 예를들면 8비트 CPU의 경우 8비트 혹은 1바이트가 동시에 송신 및 수신된다.In this system, a plurality of signals are transmitted and received simultaneously, for example, 8 bits or 1 byte for an 8-bit CPU.

이러한 종류의 통신시스템은 짧은 시간내에 많은 량의 데이타를 교환할 수 있기 때문에 직렬통신시스템보다 잇점은 있으나, 복수의 단자쌍을 필요로 하며 이에따라 하드웨어(완충기,접속기,하네스)등에 대하여 큰 부하를 견뎌야 한다.This type of communication system has advantages over the serial communication system because it can exchange a large amount of data in a short time, but it requires a plurality of terminal pairs, and thus has to withstand a large load on hardware (buffers, connectors, harnesses, etc.). do.

제 2도는 복수의 신호를 하나의 라인상에서 순차적으로 송출함으로써 병렬데이타통신보다 데이타통신의 속도가 느리게 되어 다량의 데이타통신에는 적합하지 못한 결점을 갖는 직렬데이타통신시스템을 나타낸다.2 shows a serial data communication system having a drawback in that data communication is slower than parallel data communication by sequentially sending a plurality of signals on one line, which is not suitable for a large amount of data communication.

도면에서 TXD는 직렬데이타 송신단자, RXD는 직렬데이타수신단자를 나타낸다.In the figure, TXD denotes a serial data transmission terminal and RXD denotes a serial data receiving terminal.

나아가 제 3도는 데이타통신속도의 면에서 상기 시스템들 보다 빠른 인터럽트데이타통신시스템을 나타낸다.3 shows an interrupt data communication system which is faster than the above systems in terms of data communication speed.

그러나 이러한 타입의 시스템의 CPU는 통상단지 하나 혹은 둘의 인터럽트단자를 갖기 때문에 복수의 다른 종류의 데이타를 교환함에는 적절하지 못하고, 또한 인터럽트단자가 사용될 때 잡음으로 인하여 잘못된 신호를 받아 들일 우려가 있다.However, the CPU of this type of system usually has only one or two interrupt terminals, so it is not suitable for exchanging a plurality of different types of data, and there is a danger of receiving a wrong signal due to noise when the interrupt terminal is used. .

본 발명의 목적은 상술한 바와 같은 종래의 데이타통신시스템의 결점을 제거하는 것이다.It is an object of the present invention to eliminate the drawbacks of conventional data communication systems as described above.

본 발명 다른 목적은 개선된 통신 효율을 갖는 데이타통신시스템을 제공하는 것이다.Another object of the present invention is to provide a data communication system having improved communication efficiency.

또다른 본 발명의 목적은 오동작을 제거하여 동작의 신뢰성을 강화시키는 데이타통신시스템을 제공하는 것이다.Another object of the present invention is to provide a data communication system which eliminates malfunctions and enhances reliability of operation.

나아가 본 발명의 다른 목적은 간단하고 저렴한 하드웨어로 이행되는 데이타통신시스템을 제공하는 것이다.Furthermore, another object of the present invention is to provide a data communication system implemented with simple and inexpensive hardware.

또다른 본 발명의 목적은 전체적으로 개선된 데이타통신시스템을 제공하는 것이다.Another object of the present invention is to provide an improved data communication system as a whole.

본 발명에 의하면, 직렬데이타통신수단 및 인터럽트데이타통신수단을 갖고 복수의 중앙처리장치(CPU)가 서로서로 데이타를 교환하는 데이타통신시스템에서, 통상의 데이타는 직렬데이타통신시스템에 의해 교환되고 반면 긴급한 데이타는 인터런트데이타통신시스템의 인터럽트 신호를 이용하여 교환되며, 직렬데이타통신시스템에 의해 교환되는 통상의 데이타중 인터럽트 마스크 신호 및 인터럽트 마스크해제신호에 따라 인터럽트 신호를 차단 및 차단해제가 결정된다.According to the present invention, in a data communication system having serial data communication means and interrupt data communication means and a plurality of CPUs exchange data with each other, the ordinary data is exchanged by the serial data communication system while being urgent. The data is exchanged using the interrupt signal of the interrupt data communication system, and the interrupt signal is interrupted and unblocked according to the interrupt mask signal and the interrupt mask cancel signal among the normal data exchanged by the serial data communication system.

이하 본 발명의 데이타통신시스템을 실시예에 따라 기술한다.Hereinafter, the data communication system of the present invention will be described in accordance with an embodiment.

제4도에는 본 발명을 실시하는 복사기의 일반적 구조가 나타나 있다. 이 복사기는 복사기본체, 및 ADF(자동원고송달장치)(60), 소터(sorter)(70) 및 자동양면 유니트(80)등의 여러가지 선택유니트로 구성되어있다.4 shows the general structure of a copying machine embodying the present invention. This copying machine is composed of a copy basic body and various selection units such as an ADF (automatic document delivery device) 60, a sorter 70, and an automatic duplex unit 80.

용지를 공급하기 위한 기구는 5개의 용지카세트 또는 트레이(21)(22)(23) (24) 및 (25)를 포함하고 있으며 이들 각각에는 다른 규격의 용지가 장착되어 있다.The mechanism for feeding the paper includes five paper cassettes or trays 21, 22, 23, 24, and 25, each of which is equipped with paper of a different standard.

복사기 본체의 최상부에는 원고를 재치하기위한 유리플라텐(1)이 설해져 있으며, 이 유리플라텐(1) 하방에는 광학적 주사시스템(30)이 설해져 있다.At the top of the copier main body, a glass platen 1 for mounting an original is provided, and an optical scanning system 30 is provided below the glass platen 1.

이 주사시스템(30)은 노광(露光)을 위한 램프(31), 제1미러(mirror)(32), 제2미러(33), 제3미러(34), 렌즈(35), 제4미러(36), 및 슬릿트(slit)(37)을 포함한다. 제1캐리지(carriage)에는 램프(31) 및 제1미러(32)가 탑재되어 있으며, 제2캐리지에는 제2미러(33) 및 제3미러(34)가 탑재되어 있다. 주사조작동안,제1 및 제2캐리지는 광로(optical path)의 길이가 변화하지 않도록 상대속도 2 : 1로 기계적으로 구동된다.The scanning system 30 includes a lamp 31 for exposure, a first mirror 32, a second mirror 33, a third mirror 34, a lens 35, and a fourth mirror. 36, and slit 37. The lamp 31 and the first mirror 32 are mounted on the first carriage, and the second mirror 33 and the third mirror 34 are mounted on the second carriage. During the scanning operation, the first and second carriages are mechanically driven at a relative speed 2: 1 so that the length of the optical path does not change.

배율을 변화시키기위하여, 렌즈(35)와 제2미러(33)과 제3미러(34)를 탑재한 제2캐리지를 스테핑모터(stepping motor)로 이동시킨다. 램프(31)로부터 나온 광(光)은 유리플라텐(1)상의 원고에 반사되어 그 후 제1미러(32), 제2미러(33) 및 제3미러(34), 렌즈(35), 제4미러(36) 및 슬릿(37)을 통하여 감광체드럼(2)상에 결상(結像)된다.In order to change the magnification, the second carriage equipped with the lens 35, the second mirror 33, and the third mirror 34 is moved by a stepping motor. Light emitted from the lamp 31 is reflected on the original on the glass platen 1, and then the first mirror 32, the second mirror 33 and the third mirror 34, the lens 35, It forms on the photosensitive drum 2 through the 4th mirror 36 and the slit 37. FIG.

감광체드럼(2)주위에는 메인차저(main charger)(3), 이레이져(eraser)(4), 현상장치(5), 전자차저(7), 크리닝장치(10)등이 배열되어 있다.A main charger 3, an eraser 4, a developing device 5, an electronic charger 7, a cleaning device 10, and the like are arranged around the photosensitive drum 2.

영상(image)을 재생시키는 절차에 대하여 간단하게 설명한다. 메인차저(3)은 드럼(2)의 표면을 소정의 고전위 (高電位)로 균일하게 대전(帶電)시킨다.The procedure for reproducing an image will be briefly described. The main charger 3 uniformly charges the surface of the drum 2 at a predetermined high potential.

영상재생에 이용되지 않는 드럼부분의 전하는 이레이져(4)에 의해 제거된다. 드럼(2)의 대전면에 원고로부터 영상광(imagewise light)이 결집되면, 조사된 광의 강도에 관련하여 드럼표면의 전위가 변화(저하)된다.The electric charge of the drum portion which is not used for image reproduction is removed by the eraser 4. When imagewise light is collected from the original on the charging surface of the drum 2, the potential of the drum surface changes (decreases) in relation to the intensity of the irradiated light.

드럼(2)가 제4도의 화살표 방향으로 회전할때, 주사시스템(30)은 유리플라텐 (1)상의 원고를 순차적으로 주사된다.When the drum 2 rotates in the direction of the arrow in FIG. 4, the scanning system 30 sequentially scans the original on the glass platen 1.

그 결과 전위분포의 형태로된 잠상(潛像)이 원고상의 농도분포(반사분포)에 따라 감광체드럼(2)의 표면에 정전기적으로 형성된다.As a result, a latent image in the form of dislocation distribution is electrostatically formed on the surface of the photosensitive drum 2 in accordance with the density distribution (reflection distribution) of the original phase.

정전잠상이 형성된 드럼(2)의 부분이 현상장치(5) 부근을 지날때, 현상장치(5)내에 저장된 토너가 토너상을 만들 수 있도록 드럼(2)상의 전위분포에 따라 드럼(2)의 표면으로 이송된다. 한편 복사사이클에 동기(同期)하여, 5개의 용지카세트 혹은 트레이(21-25)중 요구되는 하나로부터 용지시트가 공급된다.When the portion of the drum 2 in which the electrostatic latent image is formed passes through the developing apparatus 5, the toner stored in the developing apparatus 5 forms a toner image in accordance with the potential distribution on the drum 2 so that the toner image can be formed. Transferred to the surface. On the other hand, in synchronism with the copying cycle, the paper sheet is supplied from the required one of the five paper cassettes or the trays 21-25.

이 용지 시트는 레지스터롤러(27)에 의해 공급되어 소정의 타이밍으로 드럼(2)의 표면위에 놓여진다.This paper sheet is supplied by the register roller 27 and placed on the surface of the drum 2 at a predetermined timing.

토너상이 전사차저(7)에 의해 드럼(2)으로부터 용지시트로 전사되고 그후 분리차저(8)에 의해 드럼(2)로부터 분리된다.The toner image is transferred from the drum 2 to the paper sheet by the transfer charger 7 and then separated from the drum 2 by the separation charger 8.

토너상이 전사된 용지시트는 토너상이 용지시트상에 정착되도록 벨트(11)에 의해 정착장치(12)로 반송된다.The paper sheet on which the toner image is transferred is conveyed to the fixing device 12 by the belt 11 so that the toner image is fixed on the paper sheet.

정착장치(12)로부터 나온 용지시트는 소정의 통로를 통하여 소터(sorter)(70) 혹은 경우에 따라 양면유니트(80)으로 배출된다.The paper sheet from the fixing device 12 is discharged to the sorter 70 or, in some cases, the double-sided unit 80 through a predetermined passage.

제5도를 참조하면, 제4도에 도시된 복사기내의 전기회로가 나타나 있다. 도면에서, 주 제어보드(마스터 CPU)(200)은 마이크로 프로세서(210), ROM(Read only memory)(220), RAM(random access memory)(230), 병렬 I/0 포트(240), 직렬 I/0 포트(250), A/D 컨버터(260), 인터럽트콘트롤러(270), 타이머(280), 및 불휘발성 RAM(290)을 포함한다.(최근에는 상기 구성요소의 대부분이 하나의 칩내에 장착된 CPU도 있다.)Referring to FIG. 5, there is shown an electrical circuit in the copier shown in FIG. In the figure, the main control board (master CPU) 200 is a microprocessor 210, read only memory (ROM) 220, random access memory (RAM) 230, parallel I / 0 port 240, serial I / 0 port 250, A / D converter 260, interrupt controller 270, timer 280, and nonvolatile RAM 290. (Recently, most of the components are one chip. There is also a CPU inside.)

주제어보드(200)에는 조작보드(슬래브 CPU-A)(310), 광학계제어보드(슬래브 CPU-C)(320), 램프제어보드(330) 및 히터제어보드(340)을 제어하기 위한 AC 시스템제어보드(슬래브 CPU-B), 고압전원유니트(350), 자동원고 송달장치(ADF) (60), 소터(70), 양면유니트(80), 용지이송장치(360), 드라이버(370) 및 (380), 그리고 신호처리회로(390)등이 접속되어 있다.The main control board 200 includes an AC system for controlling an operation board (slab CPU-A) 310, an optical system control board (slab CPU-C) 320, a lamp control board 330, and a heater control board 340. Control board (slab CPU-B), high-voltage power supply unit 350, automatic document feeder (ADF) (60), sorter (70), duplex unit (80), paper feeder (360), driver (370) and 380 and a signal processing circuit 390 are connected.

조작보드(310)은 기계를 조작하기위한 기능을 가지며, 요구되는 동작모우드 (mode)를 선택하기위한 키(Keys), 선택된 동작모우드 및 요구되는 복사장수, 기타기계의 이상을 표시하는 표시소자등이 마련되어 있다. 광학계 제어보드(320)은 광주사시스템(30)을 구동시키기위한 주사모터(M₁) 및 배율을 조정하는 렌즈(35)와 제2캐리지를 각각 구동시키기 위한 모터(M₂), (M₃)를 제어한다.The operation board 310 has a function for operating a machine, and includes keys for selecting a required operating mode, a selected operating mode and required copy length, and a display device for displaying an abnormality of other machines. This is provided. The optical system control board 320 may include a scan motor M ₁ for driving the optical scanning system 30, a lens 35 for adjusting magnification, and a motor M ₂ for driving the second carriage, and M _3. ).

AC 제어보드(325)는 램프제어보드(330)을 통하여 램프(31)의 광량을 제어하며, 또한 히터제어보드(340)을 통하여 정착장치(12)에 구비된 정착히터(HT₁) 및 드럼 (2)내에 내장된 드럼히터(HT₂)의 온도를 제어한다.The AC control board 325 controls the amount of light of the lamp 31 through the lamp control board 330, and the fixing heater HT ₁ and the drum provided in the fixing device 12 through the heater control board 340. The temperature of the drum heater HT ₂ built in (2) is controlled.

고압전원유니트(350)은 메인차저(3), 현상장치(5)의 바이어스전극(5a), 전사차저(7), 및 분리차저(8)에 인가되는 고압전력을 생성한다. 드라이버(370)에는 여러가지 AC 부하(400)이 접속되어 있으며, 드라이버(380)에는 여러가지 DC 부하(410)이 접속되어 있다.The high voltage power supply unit 350 generates high voltage power applied to the main charger 3, the bias electrode 5a of the developing device 5, the transfer charger 7, and the separation charger 8. Various AC loads 400 are connected to the driver 370, and various DC loads 410 are connected to the driver 380.

신호처리회로(390)에는 여러가지 종류의 센서(420)가 접속되어 있다. 각종 AC 부하(負荷)의 대표적인 것은 회전운동으로 드럼(2)를 구동시키기 위한 메인모터, 현상장치 혹은 현상카트리지(5)를 구동시키기 위한 모터, 반송용팬(fan) 모터를 구동시키기 위한 모터, 및 냉각용 팬모터등이다.Various types of sensors 420 are connected to the signal processing circuit 390. Representative of the various AC loads include a main motor for driving the drum 2 in a rotational motion, a motor for driving the developing apparatus or the developing cartridge 5, a motor for driving a conveying fan motor, and Cooling fan motor.

한편 DC 부하(410)의 대표적인 것은 클리닝브래이드(cleaning blade) 제어용 솔레노이드, 레지스터롤러(27) 제어용 클럿치, 급지롤러 제어용 클럿치, 분리기포울 (paw1) 제어용 솔노이드, 이레이져(4), 토탈카운터(total counters), 및 토너보급제어용 솔레노이드등이다.Representative examples of the DC load 410 include a solenoid for controlling a cleaning blade, a clutch for controlling a register roller 27, a clutch for controlling a paper feed roller, a solenoid for controlling a separator blade paw1, an eraser 4, Total counters, solenoids for toner supply control, and the like.

또한 센서(420)의 대표적인 것은 상기 메인모터의 회전에 동기하여 펄스를 발생하는 타이밍펄스발생기, 토너상센서 PSEN, 토너 색센서 CSEN, 레지스터롤러(27)의 부근에 도달한 용지시트를 검출하는 레지스터 센서, 각각의 급지부와 관련된 용지규격센서 및 용지유무센서이다.Representative of the sensor 420 is a timing pulse generator that generates pulses in synchronism with the rotation of the main motor, a toner image sensor PSEN, a toner color sensor CSEN, and a register for detecting a sheet of paper reaching the vicinity of the register roller 27. Sensor, paper standard sensor and paper presence sensor associated with each paper feed unit.

제6도는 참조하면, 제5도의 주제어보드상의 마이크로프로센서(210)의 개략적 조작이 도시되어 있다.Referring to FIG. 6, a schematic manipulation of the micropro sensor 210 on the main board of FIG. 5 is shown.

우선 제6도에 도시된 여러가지 부호에 대한 기초적인 내용을 간단히 설명한다.First, the basic content of the various codes shown in FIG. 6 will be briefly described.

Ccopy : 복사사이클이 종료한 횟수를 계수하는 복사장수 카운터이다. 이 카운터는 설정된 횟수의 복사조작이 완료되면 0으로 리세트된다.Ccopy: The copy count counter that counts the number of times the copy cycle has finished. This counter is reset to zero after the set number of copy operations is completed.

Nset : 숫자키상에 들어있는 원고 1장당 복사수가 설정되는 복사장수설정 레지스터Nset: Number of copy setting register that sets the number of copies per original on the numeric key

NK : 숫자키(numeral keys)상에 들어있는 수치값을 저장하기 위한 숫자키 입력레지스터NK: Numeric key input register to store the numerical value contained in numeric keys

제6도에서, 전원이 ON됨에 따라, CPU를 초기화(initializ)하기위하여 스텝 SA1이 수행된다. 즉 주제어보드(200)자신의 상태를 초기화한다.In FIG. 6, as the power is turned on, step SA1 is performed to initialize the CPU. That is, the main board 200 initializes its own state.

이를 보다 상세히 설명하면, 스텝 SA1에서 RAM(230)이 클리어되며, 각종 조작모우드가 초기화되며, 출력포트가 리세트된다.In more detail, in step SA1, the RAM 230 is cleared, various operation modes are initialized, and the output port is reset.

다음에 스텝 SA2의 초기설정처리를 행한다. 이 처리에서는 여러가지장치의 상태(작동모우드)뿐만 아니라 주제어보드(200)에 접속된 여러가지 보드를 초기화함으로써 전체 복사기가 초기화된다.Next, the initial setting process of step SA2 is performed. In this process, the entire copier is initialized by initializing various boards connected to the main board 200 as well as the state (operation mode) of various devices.

동시에, 타이머(270)에는 특정조작모우드 및 계수될 수지가 설정된다.At the same time, the timer 270 is set with a specific operation mode and the resin to be counted.

게다가 스텝 SA2에서는 제5도에 도시된 바와 같이 주제어보드(200)과 조작보드(310), 광학계제어보드(320), 및 AC 시스템 제어보드(325) 사이에서의 직렬통신개시에 관한 처리와, 초기 데이타송신에 관한 처리도 행해진다.In addition, in step SA2, as shown in FIG. 5, a process relating to the start of serial communication between the main board 200, the operation board 310, the optical system control board 320, and the AC system control board 325; Processing relating to initial data transmission is also performed.

예를들어, 렌즈보정데이타는 전원이 ON될때 제15도에서 직렬 TXD(메인→광학)으로 표시한 바와 같이 주제어보드(200)에서 광학계제어보드(320)로 전송된다.For example, the lens correction data is transmitted from the main control board 200 to the optical system control board 320 as indicated by the serial TXD (main → optical) in FIG. 15 when the power is turned on.

스텝 SA3에서는, 대기모우드처리가 행해진다.In step SA3, the standby mode process is performed.

이때는, 복사조작은 행해지지 않으며, 따라서 기계는 대기상태로 보지된다. 우선, 각종 입력포트에 인가되는 신호의 상태를 읽고 그 결과를 RAM(230)내에 기억시킨다.At this time, no copying operation is performed, and thus the machine is held in the standby state. First, the state of signals applied to various input ports is read and the results are stored in the RAM 230.

다음에, 이미 RAM(230)내에 기억된 출력제어용 데이타군(群)을 각각 데이타에 관련되는 출력포트로 인출하여 출력포트에 각각 접속된 장치를 제어한다. 동시에 읽혀지고 RAM(230)내에 기억된 각종 입력포트의 상태를 판단하고 이상 유무를 체크한다.Next, the output control data group already stored in the RAM 230 is taken out to the output port associated with the data, respectively, and the apparatuses respectively connected to the output port are controlled. At the same time, the statuses of the various input ports that are read and stored in the RAM 230 are judged, and a check is made for abnormalities.

만일 이상이 있는 경우에는, 그 이상의 종류에 따라 예정된 이상처리를 행한다.If there is an abnormality, a predetermined abnormality process is performed according to the more than that kind.

예를들어, 용지, 토너나 토너를 정착시키기 위한 실리콘 오일이 없을때는, 조작보드(310)상에 페이퍼-엔드표시, 토너 엔드표시나 오일엔드표시가 조작자로 하여금 보급하라는 메시지와 함께 혹은 메시지없이 표시된다.For example, when there is no paper, toner or silicone oil to fix the toner, a paper end mark, toner end mark or oil end mark on the operation board 310 may be provided with or without a message by the operator. Is displayed.

또한 정착온도에 반응하는 퓨우즈 절단이나 램프의 절단등 서어비스맨을 필요로 하는 이상이 발생한 경우에는, 그 이상의 종류와 조작자로 하여금 서어비스맨을 부르라는 표시가 조작보드(310)상에 표시된다.In addition, when an abnormality that requires a serviceman, such as a fuse cut or a lamp cut in response to the fixing temperature, occurs, an operation for displaying the serviceman and an operator of the above type and an operator are displayed on the operation board 310.

이들 표시데이타는 직렬통신에 의해 주제어보드(200)로부터 조작보드(310)으로 이송된다.These display data are transferred from the main board 200 to the operation board 310 by serial communication.

이상이 발견되지 않으면, 다른 입력포트의 상태가 판정되고 필요한 처리가 행해진다. 예를들어 조작보드(310)으로부터의 입력이 처리된다.(조작보드(310)으로부터의 입력역시 직렬통신에 의해 주제어보드(20O)으로 보내진다.)If no abnormality is found, the state of the other input port is determined and necessary processing is performed. For example, the input from the operation board 310 is processed. (The input from the operation board 310 is also sent to the main control board 20O by serial communication.)

이러한 처리에 의해서, 조작보드(310)에 제공된 각종 모우드 선택 스위치(도시되지 않은)의 상태가 체크되어 다음 처리를 결정한다.By this processing, the state of various mode selection switches (not shown) provided on the operation board 310 is checked to determine the next processing.

이어서, 키(key)입력이 있었는가의 여부가 판정되고, 만일 YES이면, 키 입력에 관련된 처리가 수행된다.Then, it is determined whether there is a key input, and if YES, processing related to the key input is performed.

예를들어, 통상의 조작모우드에서 숫자키 K10(제7도)중 어느 것을 압압한 때는, 그 압압된 키에 관련된 수 값은 복사장수레지스터에 기억된다.For example, when any of the numeric keys K10 (Fig. 7) is pressed in a normal operation mode, the numerical value associated with the pressed key is stored in the copy length register.

또한 예를들어 배율키 K6a, K6b에 관한 입력에 반응하여, 배율 변경데이타가 광학계제어보드(320)으로 보내진다.(제15도에 도시된 직렬신호참조) 또한 이미 RAMs(230) 및 (290)에 기억된 표시데이타는 소정의 타이밍에서 직렬통신에 의해 조작보드(310)로 전달되어, 조작보드(310)상의 표시기에 의해 표시된다.In addition, for example, in response to an input related to magnification keys K6a and K6b, magnification change data is sent to the optical system control board 320 (see the serial signal shown in FIG. 15). The display data stored in) is transferred to the operation board 310 by serial communication at a predetermined timing, and displayed by the indicator on the operation board 310.

표시되는 데이타는 모우드스위치의 상태에 따라 각각의 도착지별로 서식화되어 있다.The displayed data is formatted for each destination according to the status of the mode switch.

예를들어, 조작보드(310)내에 포함된 마이크로프로세서는 표시기 D₁에 설정된 복사장수 그리고 표시기 D₄에 배율을 표시한다. 기계가 준비가 되어 있지 않은 상태 혹은 프린트개시키 KS가 ON되지 않은 경우에는 상술한 대기모우드 SA₃가 반복된다.(스텝 SA4 및 SA5).For example, the microprocessor included in the operation board 310 displays the copy length set on the indicator D ₁ and the magnification on the indicator D ₄ . When the machine is not ready or when KS is not turned on to print, the above standby mode SA ₃ is repeated (steps SA4 and SA5).

상기 복사준비가 되지 않는 것을 예를들면 정착온도가 예정된 범위밖인 경우나, 어떤 이상이 검출된 경우이다.For example, when the radiation preparation is not performed, the fixing temperature is outside the predetermined range or when an abnormality is detected.

준비상태에서 프린트 개시키 KS가 압압되면, 복사전 모우드처리에 대한 스텝 SA6가 행해진다.When the print opening KS is pressed in the ready state, step SA6 for the pre-copy mode processing is performed.

이 처리는 메인 모터의 구동스타트, 감광체드럼(2)의 크리닝처리등 복사조작을 준비하기 위한 기타조작을 포함한다.This processing includes other operations for preparing a copy operation such as driving start of the main motor, cleaning processing of the photosensitive drum 2 and the like.

숫자키 K10에 입력된 요구되는 복사장수(NK)는 설정된 복사수레지스터 Nset내에 저장된다.The required copy length NK input to the numeric key K10 is stored in the set copy number register Nset.

나아가, 인터럽트마스크해제데이타가 직렬데이타통신에 의해 주제어보드(200)으로부터 광학계 제어보드(320)으로 보내진다.(제15도 참조) 보다 상세하게는, 복사동작중에 주제어보드(200)과 광학계제어보드(320)사이에 타이밍 데이타가 교환되기 때문에, 직렬데이타통신에 의해 보내진 데이타를 근거로 인터럽트신호를 유효로 하느냐의 여부가 판정된다.Further, the interrupt mask release data is sent from the main board 200 to the optical control board 320 by serial data communication. (See FIG. 15) More specifically, the main board 200 and the optical system control during the copy operation. Since timing data are exchanged between the boards 320, it is determined whether or not the interrupt signal is valid based on the data sent by serial data communication.

즉, 기계가 동작중에는, 인터럽트신호는 유효로되어 복사동작에 필요한 타이밍신호를 교환하게 되며, 대기중에는, 인터럽트신호를 기준으로 하는 타이밍신호가 필요하지 않기 때문에 인터럽트는 마스크된다.In other words, while the machine is in operation, the interrupt signal becomes valid to exchange timing signals necessary for the copy operation. During the standby, the interrupt signal is masked because no timing signal based on the interrupt signal is required.

스텝 SA6가 종료되면 스텝 SA7의 복사모우드처리를 실행한다.When step SA6 ends, the copy mode process of step SA7 is executed.

이 시점에서, 실제로 복사처리가 행하여진다.At this point, copy processing is actually performed.

이 복사모우드처리는 복사처리, 용지반송처리, 토너보급처리, 및 이상체크처리등을 포함한다.This copy mode processing includes copy processing, paper conveyance processing, toner supply processing, abnormal check processing, and the like.

복사처리에서는, 타이밍펄스발생기의 출력에 동기하는 소정의 타이밍에서 여러처리유니트, 기계적으로 작동되는 장치 및 급지장치등이 각각 ON-OFF 제어된다.In the copy processing, various processing units, mechanically operated devices, paper feeders, and the like are each ON-OFF controlled at predetermined timings synchronized with the output of the timing pulse generator.

소정의 타이밍에서 주사시작신호가 인터럽트 신호로써 광학계제어보드(320)으로 보내지면, 램프가 화상의 선단위치에 도착하자마자, 광학계제어보드(320)으로부터 주제어보드(200)로 리딩에지(leading edge)(LE)신호가 돌아온다.When the scan start signal is sent to the optical system control board 320 as an interrupt signal at a predetermined timing, a leading edge from the optical system control board 320 to the main board 200 as soon as the lamp arrives at the leading position of the image. (LE) signal is returned.

LE 신호를 받은 주제어보드(200)은 타이밍펄스의 값을 일정값(본 실시예에서는 1928)으로 보정한다.The main board 200 receiving the LE signal corrects the timing pulse value to a predetermined value (1928 in this embodiment).

이 펄스보정은 드럼(2)상에 형성된 화상과 유입되는 용지시트를 일치시키기 위해 행하여진다.This pulse correction is performed to match the image formed on the drum 2 with the sheet of paper introduced.

이를 보다 상세히 설명하면, LE 신호가 수신될때, 드럼(2)상에 원고선단의 화상이 형성되므로, 영상의 선단이 용지의 선단과 만나는 전사위치까지의 거리가 제4도에 도시된 드럼(2)주위의 레이아웃(lay out)을 근거로하여 계산될 수 있다.In more detail, when the LE signal is received, an image of the leading edge is formed on the drum 2, so that the distance to the transfer position where the leading edge of the image meets the leading edge of the paper is shown in FIG. Can be calculated based on the layout of the surroundings.

그러면, 레지스터롤러와 전사위치사이의 거리는 일정하므로, LE 타이밍으로부터 레지스터스타트타이밍이 계산될 수 있다.(본 실시예에서는, LE 신호가 1928번째 펄스에서 도착하고, 레지스터의 스타트가 2000번째펄스에서 행하여져 화상이 용지의 선단에서 정확히 전사된다).Then, since the distance between the register roller and the transfer position is constant, register start timing can be calculated from the LE timing. (In this embodiment, the LE signal arrives at the 1928th pulse, and the start of the register is performed at the 2000th pulse. The image is correctly transferred at the leading edge of the paper).

이 복사모우드처리는 1복사사이클이 완료될 때까지 반복된다.This copy mode process is repeated until one copy cycle is completed.

이 복사모우드처리는 종료된 후(스텝 SA8), 복사장수 카운터 Ccopy는 1만큼 증가되며(스텝 SA9), 그 결과는 설정된 복사장수 레지스터 Nset의 내용과 비교된다.(스텝 SA10)After this copy mode process is finished (step SA8), the copy count counter Ccopy is incremented by 1 (step SA9), and the result is compared with the contents of the set copy count register Nset (step SA10).

만일 복사장수카운터 Ccopy의 내용이 설정된 복사장수레지스터 Nset의 내용과 일치하지 않으면, 다른 복사사이클을 스타트하기 위해 스텝 SA7이 반복된다.If the contents of the copy count counter Ccopy do not match the contents of the set copy count register Nset, step SA7 is repeated to start another copy cycle.

만일 복사장수 카운터 Ccopy와 레지스터 Nset가 같으면, 즉 최종복사를 위한 복사모우드처리 S7이 종료하면, 카운터 Ccopy는 클리어되고(스텝 SA11), 그후 복사후 모우드처리를 위한 스텝 SA12가 수행된다.If the copy count counter Ccopy and the register Nset are the same, that is, when the copy mode process S7 for the final copy is finished, the counter Ccopy is cleared (step SA11), and then step SA12 for post mode copy processing is performed.

이 처리는, 토너상이 전사된 용지를 배출하고 드럼(2)등을 크리닝하게 되어 있다.In this process, the paper on which the toner image is transferred is discharged and the drum 2 and the like are cleaned.

용지배출이 완료하면(스텝 SA13), 프로그램은 스텝 SA3의 대기 모우드처리로 돌아간다.When the sheet discharge is completed (step SA13), the program returns to the standby mode processing of step SA3.

직렬데이타 통신시스템은 다음과 같다.Serial data communication system is as follows.

제8도는 1개의 마스터 CPU와 3개의 슬래브 CPU 사이의 직렬통신을 나타내는 타이밍차트이다.8 is a timing chart showing serial communication between one master CPU and three slab CPUs.

제9도 내지 14도는 이와 같은 직렬통신을 나타내는 플로우차트이다.9 to 14 are flowcharts illustrating such serial communication.

8도 내지 14도를 참고로 하여 동작을 기술한다.The operation will be described with reference to 8 to 14 degrees.

제9도에는 마스터 CPU에 의한 직렬데이타통신의 처리가 나타나 있다.9 shows processing of serial data communication by the master CPU.

본 발명에 의한 직렬데이타통신시스템은 데이타가 수신된 즉시 다음 데이타가 보내지는 방식이다.The serial data communication system according to the present invention is a method in which the next data is sent immediately after the data is received.

그러나 CPU들이 리세트된 직후는, 마스터 CPU가 데이타를 송신할 필요가 있어, 제9도에 나타난 처리는 1회만 행하여진다.However, immediately after the CPUs are reset, the master CPU needs to transmit data, and the processing shown in FIG. 9 is performed only once.

스텝 1-1 : 최초로 데이타통신을 수행하는 특정 CPU(본 실시예에서는 CPU-A)를 선택하기 위한 셀렉트출력(select output)의 상태가 결정된다.Step 1-1: The state of the select output for selecting a specific CPU (CPU-A in this embodiment) which performs data communication for the first time is determined.

스텝 1-2 : 슬래브 CPU-A로 이송되는 데이타를 내부의 완충기(RAM)로부터 읽고 어큐뮤레이터로 로드(load)한다.Step 1-2: The data transferred to the slab CPU-A is read from the internal buffer RAM and loaded into the accumulator.

스텝 1-3 : 통신에러(슬래브 CPU-A로부터 응답이 없음)를 검출하기위한 타이머카운터(Ta)에 ″5″를 로드한다.(본 실시예에서는 5msec 마다 타이머카운터가 체크되기 때문에, 5를 로드하면, 슬래브 CPU-A로부터 응답이 도착하기전에 25msec가 경과하면 통신은 실패하였다고 판정된다. (그러나 대기시간은 25msec로 제한되지 않으면 각각의 실시시스템에 따라 달라도 좋다)Step 1-3: Load ″ 5 ″ into the timer counter Ta for detecting a communication error (there is no response from the slab CPU-A). (In this embodiment, 5 is checked because the timer counter is checked every 5 msec. When loaded, it is determined that communication has failed if 25 msec has elapsed before the response arrives from slab CPU-A (but the wait time may not be limited to 25 msec, depending on each implementation).

스텝 1-4 : 스텝 1-2에 의해 아큐뮤레이터내에 로드된 데이타가 직렬통신완충기(serial transmission buffer, TXB)내에 저장된다. 이 상태는 제8도에 도시된 마스터 CPU의 TXD(도면에서 1)로 나타내어진다.Step 1-4: The data loaded into the accumulator in Step 1-2 is stored in the serial transmission buffer (TXB). This state is represented by the TXD (1 in the figure) of the master CPU shown in FIG.

일단 데이타가 TXB내로 저장되면, 직렬통신콘트롤러는 자동적으로 TXB내의 데이타를 TXD 단자를 통하여 출력한다.Once the data has been stored in the TXB, the serial communication controller automatically outputs the data in the TXB through the TXD terminal.

스텝 1-5 : 슬래브 CPU-C에 할당된 셀렉트카운터(SELECT-C)에 초기값 ″1″을 로드한다.Step 1-5: The initial value ″ 1 ″ is loaded into the select counter (SELECT-C) assigned to the slab CPU-C.

이 셀렉트카운트 SELECT-C는 데이타통신에 관한 CPU 들의 우선순위를 결정하는데 사용될 수 있다.This select count SELECT-C can be used to prioritize CPUs for data communications.

본 실시예에서는, 슬래브 CPU-C 만이 슬래브 CPU-A 및 슬래브 CPU-B 각각의 통신속도의 1/5의 속도로 마스터 CPU와 통신하는 것을 필요로 한다.In this embodiment, only the slab CPU-C needs to communicate with the master CPU at a rate of 1/5 the communication speed of each of the slab CPU-A and the slab CPU-B.

보다 상세하게는, 슬래브 CPU-C는 슬래브 CPU-A와 슬래브 CPU-B가 마스터 CPU와 가각 5회 통신을 행할때마다 마스터 CPU와 오직 1회 통신하는 것으로 되어 있다.More specifically, the slab CPU-C communicates only once with the master CPU whenever the slab CPU-A and the slab CPU-B communicate with the master CPU five times.

제10도는 마스터 CPU의 직렬통신과 관련처리를 나타낸다. 이 도면에 나타난 처리는 마스터 CPU의 리세트후 제9도의 처리가 수행된 때마다 체크된다.10 shows serial communication and related processing of the master CPU. The processing shown in this figure is checked every time the processing in FIG. 9 is performed after the reset of the master CPU.

스텝 2-1 : 마스터 CPU의 직렬수신완충기(RXB)로 데이타가 들어갔는가의 여부가 체크되고, 만일 답이 YES이면, 프로그램은 스텝 2-2로 진행된다.Step 2-1: It is checked whether or not data has entered the serial reception buffer (RXB) of the master CPU. If the answer is YES, the program proceeds to Step 2-2.

만일 답이 NO이면, 처리는 필요하지 않기 때문에 동작은 돌아간다.If the answer is NO, the operation returns because no processing is required.

직렬데이타수신 인터럽트 혹은 유사한 인터럽트기능을 갖는 형태의 시스템에서는, 이들 시스템은 직렬수신 인터럽트에 의해 스텝 2-2 이후의 스텝을 콜(call)할 수가 있기 때문에 스텝 2-1이 생략될 수 있다는 것이 주목된다.Note that in a system having a serial data reception interrupt or similar interrupt function, these systems may call Step 2-2 or later by serial reception interrupt, so step 2-1 may be omitted. do.

스텝 2-1 내의 RXB에 데이타가 들어갔는지의 판정은 제8도에 나타난 마스터 CPU의 RXD에서 a1,b1,c1 등으로 표현된다.The determination of whether or not data has entered the RXB in step 2-1 is represented by a1, b1, c1, and the like in RXD of the master CPU shown in FIG.

스텝 2-2 : 직렬수신완충기 RXB에 들어간 데이타가 어큐뮤레이터로 로드된다.Step 2-2: Data entered into the serial receiver buffer RXB is loaded into the accumulator.

스텝 2-3 : 현재 선택되는 슬래브 CPU가 슬래브 CPU-A인지의 여부가 판정된다.Step 2-3: It is determined whether the currently selected slab CPU is slab CPU-A.

만일 답이 YES이면 이때 수신된 데이타는 슬래브 CPU-A로부터의 데이타인 것으로 스텝 2-4가 수행된다.If the answer is YES, then step 2-4 is performed as the received data is from slab CPU-A.

만일 답이 NO이면, 프로그램은 스텝 3-1로 진행된다.If the answer is NO, the program proceeds to step 3-1.

스텝 2-4 : 수신된 데이타가 슬래브 CPU-A로부터인 것이기 때문에, 에러체크를 위하여 슬래브 CPU-A에 할당된 타이머카운터(Ta)가 리세트된다.Step 2-4: Since the received data is from the slab CPU-A, the timer counter Ta assigned to the slab CPU-A is reset for error checking.

타이머카운터 Ta,Tb 혹은 Tc는 제11도에 도시한 바와 같이 다운-카운터 및 체크를 행함으로써 직렬통신에러를 감시한다.The timer counter Ta, Tb or Tc monitors the serial communication error by performing a down-counter and a check as shown in FIG.

스텝 2-5 : 스텝 2-2에서 어큐뮤레이터에 로드된 데이타를 슬래브 CPU-A로부터의 입력데이타를 기억하는 완충기(RAM)내에 세이브(save)한다.Step 2-5: The data loaded in the accumulator in step 2-2 is saved in the buffer RAM which stores the input data from the slab CPU-A.

스텝 2-6 : 제9도 및 제10도의 스텝 2-1-스덴 2-5에서, 슬래브 CPU-A와 마스터 CPU와의 1세트의 데이타통신(마스터 CPU 슬래브 CPU-A 그리고 슬래브 CPU-A 마스터 CPU)이 종결되었다.Step 2-6: In step 2-1-Sden 2-5 of FIGS. 9 and 10, one set of data communication between the slab CPU-A and the master CPU (master CPU slab CPU-A and slab CPU-A master CPU ) Is terminated.

그후 마스터 CPU는 다음과 통신하기 위하여 슬래브 CPU-B를 선택하기 위한 셀렉트출력을 변경함으로써, 스텝 2-6에 의해 선택되는 슬래브 CPU는 슬래브 CPU-B로 변경된다.(마스터 CPU의 RX가 al을 수신한 제8도의 지점을 참조)The master CPU then changes the select output for selecting the slab CPU-B to communicate with the following, so that the slab CPU selected in steps 2-6 is changed to the slab CPU-B. See point 8 received)

스텝 2-7 : 슬래브 CPU-B로 이송되는 데이타가 내부완충기(RAM)으로부터 어큐뮤레이터로 이송된다.Step 2-7: Data transferred to the slab CPU-B is transferred from the internal buffer RAM to the accumulator.

스텝 2-8 : 슬래브 CPU-B와 관련된 타이머카운터 Tb에 ″5″가 세트된다.Step 2-8: ″ 5 ″ is set in the timer counter Tb associated with the slab CPU-B.

스텝 2-9 : 어큐뮤레이터내에 로드된 데이타가 직렬송신완충기 TXB내에 기억된다.Step 2-9: Data loaded into the accumulator is stored in the serial transmission buffer TXB.

이 상태는 제8도에서 마스터 CPU의 TXD에 2,3…18로 나타나 있다.This state is determined by the TXD of the master CPU in FIG. It is shown as 18.

스텝 3-1 : 이는 스텝 2-3의 계속이다.Step 3-1: This is the continuation of Step 2-3.

선택되어지는 슬래브 CPU가 슬래브 CPU-B인지의 여부가 결정된다.It is determined whether or not the slab CPU to be selected is the slab CPU-B.

답이 YES이면, 이때 수신된 데이타는 슬래브 CPU-B로부터의 데이타인 것으로써 프로그램은 스텝 3-2로 진행한다. 만일 답이 NO이면, 이 프로그램은 스텝 4-1로 진행한다.If the answer is YES, then the received data is data from slab CPU-B and the program proceeds to step 3-2. If the answer is NO, the program proceeds to step 4-1.

스텝 3-2 : 슬래브 CPU-B로부터 직렬데이타를 수신한 것으로써 슬래브 CPU-B에 할당된 타이머카운터 Tb는 리세트된다.Step 3-2: Upon receiving serial data from the slab CPU-B, the timer counter Tb assigned to the slab CPU-B is reset.

스텝 3-3 : 스텝 2-2에 의해 어큐뮤레이터에 로드된 데이타가 슬래브 CPU-B로부터의 입력데이타를 저장하는 완충기(RAM)에 세이브된다.Step 3-3: The data loaded in the accumulator in step 2-2 is saved in the buffer RAM which stores the input data from the slab CPU-B.

스텝 3-4 : 보통 3개의 슬래브 CPUs를 순차적으로 선택하는 통신시스템에 있어서, 슬래브 CPU-C는 슬래브 CPU-B 다음에 선택된다.Step 3-4: In a communication system in which normally three slab CPUs are sequentially selected, the slab CPU-C is selected after the slab CPU-B.

그러나, 본 실시예에서는 단지 슬래브 CPU-C 만이 다른 슬래브 CPUs 보다 마스터 CPU와 보다 적게 통신하는 시스템으로 되어 있다.(왜냐하면 슬래브 CPU-C는 다른 슬래브 CPU 보다 비교적 느린 데이타 교환에 의해서도 제어할 수 있기 때문이다)However, in this embodiment, only the slab CPU-C has a system which communicates less with the master CPU than other slab CPUs. (Because the slab CPU-C can be controlled by a relatively slower data exchange than the other slab CPUs.) to be)

이 스텝에서는, 슬래브 CPU-C를 선택하기 위한 셀렉터 카운터 SELECT-C는 1만큼 감산되며, 그후 그 결과값이 0인지가 판정된다.In this step, the selector counter SELECT-C for selecting the slab CPU-C is subtracted by one, and then it is determined whether the result value is zero.

셀렉터 카운터 SELECT-C는 슬래브 CPU-C의 통신 횟수를 감소하기 위한 값이 로드된다 : 본 실시예에서는 슬래브 CPU-C의 요구되는 통신속도가 다른 슬래브 CPU들의 통신속도의 1/5이기 때문에 ″5″가 로드된다.The selector counter SELECT-C is loaded with a value for reducing the number of times of communication of the slab CPU-C. In this embodiment, since the required communication speed of the slab CPU-C is 1/5 of the communication speed of other slab CPUs, " 5 " ″ Is loaded.

셀렉트카운터 SELECT-C가 0이 되면, 스텝 3-5는 슬래브 CPU-C를 선택하도록 수행된다.When the select counter SELECT-C becomes 0, steps 3-5 are performed to select the slab CPU-C.

그러나, 0이 아닐때, 이 프로그램은 슬래브 CPU-C의 선택을 스킵(Skip)함으로써 슬래브 CPU-A를 선택하기위한 스텝 4-4로 보내진다.However, when non-zero, the program is sent to step 4-4 to select slab CPU-A by skipping the selection of slab CPU-C.

스텝 3-5 : 슬래브 CPU-C를 선택하기 위한 조건 SELECT=0가 도달한 스텝 3-4로부터 진행한 것으로써, CPU-C의 통신횟수를 줄이도록 셀렉트카운터 SELECT -C는 다시 ″5″가 로드된다.Step 3-5: Condition for Selecting Slab CPU-C Proceed from Step 3-4, when SELECT = 0 has been reached, so that the select counter SELECT -C is ″ 5 ″ again so as to reduce the number of communication of the CPU-C. Loaded.

스텝 3-6 : 슬래브 CPU-C를 선택하기 위하여 셀렉트출력이 변경된다.Step 3-6: The select output is changed to select the slab CPU-C.

스텝 3-7 : 슬래브 CPU-C로 이송된 데이타가 내부완충기(RAM)으로부터 어큐뮤레이터로 로드된다.Step 3-7: The data transferred to the slab CPU-C is loaded from the internal buffer (RAM) into the accumulator.

스텝 3-8 : 통신에러를 탐지하기 위하여 슬래브 CPU-C에 할당된 타이머 카운터 Tc는 ″5″로 로드된다.Step 3-8: The timer counter Tc assigned to the slab CPU-C to detect a communication error is loaded as ″ 5 ″.

스텝 4-1 : 이 스텝은 스텝 2-3 및 3-1의 계속이다.Step 4-1: This step is a continuation of Steps 2-3 and 3-1.

선택되어지는 슬래브 CPU가 슬래브 CPU-C인지의 여부가 판정된다.It is determined whether the slab CPU to be selected is the slab CPU-C.

답이 YES이면, 이때 수신된 데이타는 슬래브 CPU -C로부터의 데이타이므로, 프로그램은 스텝 4-2로 간다.If the answer is YES, then the received data is from slab CPU-C, so the program goes to step 4-2.

만일 답이 No이면, 슬래브 CPU-A, CPU-B 및 CPU-C 어느것도 선택되지 않았음에도 불구하고 직렬데이타가 도착한 것이므로, 이때 수신된 데이타는 노이즈 (noise)등에 의한 것으로써 정식데이타는 아니라고 판단하여 프로그램은 입력데이타를 처리하지않고 리턴(return)된다.If the answer is No, the serial data arrived even though none of the slab CPU-A, CPU-B, and CPU-C was selected, and the received data was determined to be not official data because of noise. Thus the program returns without processing any input data.

스텝 4-2 : 수신된 데이타가 슬래브 CPU-C로부터의 데이타이므로, 슬래브 CPU-C에 할당된 타이머 카운터 Tc가 리세트된다.Step 4-2: Since the received data is data from the slab CPU-C, the timer counter Tc assigned to the slab CPU-C is reset.

스텝 4-3 : 스텝 2-2로 어큐뮤레이터내에 로드된 데이타가 슬래브 CPU-C로부터의 입력데이타를 저장하는 완충기(RAM)내에 세이브된다.Step 4-3: The data loaded into the accumulator in Step 2-2 is saved in the buffer RAM which stores the input data from the slab CPU-C.

스텝 4-4 : 슬래브 CPU-A를 선택하기 위하여 셀렉트출력이 변경된다.Step 4-4: The select output is changed to select the slab CPU-A.

스텝 4-5 : 슬래브 CPU-A로 출력하는 데이타가 내부완충기(RAM)으로부터 어큐뮤레이터로 로드된다.Step 4-5: Data output to the slab CPU-A is loaded from the internal buffer (RAM) into the accumulator.

스텝 4-6 : 전술한 바와 같이 슬래브 CPU-A에 할당된 타이머카운터 Ta에 ″5″가 세트된다.Step 4-6: ″ 5 ″ is set in the timer counter Ta assigned to the slab CPU-A as described above.

제11도는 마스터 CPU에 있어서 각각의 슬래브 CPU와의 통신에러를 체크하기 위하여 상기 슬래브 CPU에 할당된 타이머카운터 Ta,Tb,Tc 값의 체크 및 감산(카운트)를 행하는 절차를 나타낸다.11 shows a procedure for checking and subtracting (counting) timer counters Ta, Tb, and Tc values assigned to the slab CPU in order to check communication errors with each slab CPU in the master CPU.

단계 5-1 : 슬래브 CPU-A에 할당된 타이머카운터가 0인지의 여부가 결정된다.Step 5-1: It is determined whether or not the timer counter assigned to the slab CPU-A is zero.

만일 타이머카운터 Ta가 0이면, 마스터 CPU는 슬래브 CPU-A와 통신하고 있지 않는 것으로써, 프로그램은 슬래브 CPU-B를 체크하기 위하여 스텝 5-3으로 진행한다.If the timer counter Ta is zero, the master CPU is not communicating with the slab CPU-A, so the program proceeds to step 5-3 to check the slab CPU-B.

만일 타이머카운터 Ta가 0이 아니면, 마스터 CPU는 슬래브 CPU-A와 통신하고 있는 것으로써, 통신에러가 발생하고 있는지를 살피기 위하여 스텝 5-2가 수행된다.If the timer counter Ta is not 0, the master CPU is communicating with the slab CPU-A, and step 5-2 is performed to see if a communication error has occurred.

단계 5-2 : 타이머카운터 Ta가 1만큼 감산되고 그후 카운터 Ta가 0인지의 여부를 다시 판정한다.Step 5-2: The timer counter Ta is subtracted by one and then it is again determined whether the counter Ta is zero.

만일 Ta가 0이 아니면, 카운터 Ta가 오보플로우되지 않았기 때문에 프로그램은 리턴된다.If Ta is nonzero, the program returns because the counter Ta was not overflowed.

만일 카운터 Ta가 0이면, 즉, 만일 카운터 Ta가 오버플로우 하였다면(이는 슬래브 CPU-A로부터의 응답이 25msec 내에 도착하지 않을때 일어난다) 마스터 CPU는 슬래브 CPU-A와의 직렬통신은 성공하지 않았다는 것을 정하고 슬래그 CPU-A로부터의 응답을 기다리는 것을 중지하고 슬래브 CPU-B와 통신을 개시하기 위해 제10도의 스텝 2-6으로 점프한다.If the counter Ta is zero, i.e. if the counter Ta has overflowed (this happens when the response from the slab CPU-A does not arrive within 25 msec), the master CPU determines that serial communication with the slab CPU-A was not successful. Stop waiting for a response from slag CPU-A and jump to step 2-6 of FIG. 10 to start communication with slab CPU-B.

스텝 5-3,5-4 및 5-5 : 스텝 5-1 및 5-2와 같은 스텝들이 각각 슬래브 CPU-B 및 CPU-C에 행해진다.Steps 5-3, 5-4 and 5-5: Steps such as steps 5-1 and 5-2 are performed to the slab CPU-B and the CPU-C, respectively.

제12,13 및 14도는 각각 마스터 CPU와, 슬래브 CPU-A,CPU-B 및 CPU-C의 직렬통신에 관련된 수신 및 송신처리를 각각 나타낸다.12, 13 and 14 show reception and transmission processes related to serial communication between the master CPU, the slab CPU-A, the CPU-B and the CPU-C, respectively.

이하 12도에 나타낸 슬래브 CPU-A 처리를 중심으로 설명한다.The following description will focus on the slab CPU-A processing shown in FIG. 12.

스텝 6-1 : 슬래브 CPU-A의 직렬수신완충기(RAM)에 마스터 CPU의 데이타가 들어갔는가의 여부를 판정하고, 만일 답이 YES이면 스텝 6-2가 진행한다.Step 6-1: It is determined whether or not data of the master CPU has entered the serial reception buffer (RAM) of the slab CPU-A.

답이 만일 NO이면, 처리가 필요하지 않기 때문에 프로그램은 리턴한다.If the answer is NO, the program returns because no processing is required.

직렬데이타수신 인터럽트기능이나 이와 유사한 인터럽트기능을 갖는 시스템에 있어서, 스텝 6-1내의 결정은 마스터 CPU의 경우와 같이 생략될 수 있다.In a system having a serial data reception interrupt function or similar interrupt function, the determination in step 6-1 can be omitted as in the case of the master CPU.

스텝 6-1은 제8도에서 슬래브 CPU-A의 RXD-A의 1,4…부분으로 표현된다.Step 6-1 shows in Fig. 8 that 1, 4,. Is expressed in parts.

스텝 6-2 : 직렬수신완충기(RXB-A)에 들어간 데이타가 어큐뮤레이터내에 로드된다.Step 6-2: The data entered into the serial receiving buffer RXB-A is loaded into the accumulator.

단계 6-3 : 스텝 6-2에서 어큐뮤레이터에 로드된 데이타가 마스터 CPU로부터의 입력데이타를 기억하게 되어 있는 완충기(RAM)내에 세이브된다.Step 6-3: The data loaded into the accumulator in step 6-2 is saved in the buffer RAM which stores the input data from the master CPU.

단계 6-4 : 스텝 6-1∼6-3에서의 마스터 CPU로부터 데이타가 수신되었기 때문에, 데이타는 마스터 CPU로 송신되어야 한다.Step 6-4: Since data was received from the master CPU in steps 6-1 to 6-3, the data should be sent to the master CPU.

보다 상세히 설명하면, 본 발명의 직렬데이타 통신시스템에 있어서, 데이타를 받은 직후 데이타를 송신함으로써 하나의 마스터 CPU와 복수의 슬래브 CPU는 서로서로 통신하며, 따라서, 각각의 슬래브 CPU는 마스터 CPU로부터 데이타를 받는 즉시 데이타를 마스터 CPU로 보내야 한다. 이 때문에, 슬래브 CPU-A는 마스터 CPU로 송신되는 내부완충기(RAM)내에 저장된 데이타를 어큐뮤레이터에 로드한다.More specifically, in the serial data communication system of the present invention, one master CPU and a plurality of slab CPUs communicate with each other by transmitting data immediately after receiving the data, so that each slab CPU receives data from the master CPU. Upon receipt, data should be sent to the master CPU. For this reason, the slab CPU-A loads the data stored in the internal buffer (RAM) transmitted to the master CPU to the accumulator.

단계 6-5 : 어큐뮤레이터에 로드된 데이타가 직렬송신완충기(TXB-A)내에 저장된다.Step 6-5: Data loaded in the accumulator is stored in the serial transmission buffer (TXB-A).

이 상태는 제8도의 슬래브 CPU-A의 TXD-A에 a1,a2…로 되어 있다.This state is defined by TXD-A of the slab CPU-A of FIG. It is.

이상의 절차는 스텝 7-1~7-5 및 스텝 8-1∼8-5에도 마찬가지로 반복된다.The above procedure is similarly repeated in steps 7-1 to 7-5 and 8-1 to 8-5.

직렬데이타 통신을 나타내는 제8도의 타이밍챠트에 대하여 설명한다.The timing chart of FIG. 8 showing serial data communication will be described.

이 타이밍챠트는 마스터 CPU가 리세트된 상태를 나타낸다.This timing chart shows the state where the master CPU is reset.

우선, 마스터 CPU가 슬래브 CPU-A를 선택한 후 데이타를(도면중 1) 슬래브 CPU-A로 송신한다.First, the master CPU selects the slab CPU-A and sends data (1 in the figure) to the slab CPU-A.

마스터 CPU로부터의 데이타에 응하여, 슬래브 CPU-A는 마스터 CPU에 송신할 데이타(a1)를 TXD-A로 보낸다.In response to the data from the master CPU, the slab CPU-A sends the data a1 to be transmitted to the master CPU to the TXD-A.

슬래브 CPU-A로부터 데이타를 받으면, 마스터 CPU를 슬래브 CPU-B를 선택하기 위하여 셀렉트신호를 변경하며 그후 데이타(2)를 슬래브 CPU-B로 송신한다.Upon receiving data from the slab CPU-A, the master CPU changes the select signal to select the slab CPU-B and then sends the data 2 to the slab CPU-B.

마스터 CPU로부터 온 데이타를 슬래브 CPU-B가 RXD-B에서 수신한 즉시, 데이타(b1)를 TXD-B를 통하여 마스터 CPU에 보낸다.As soon as the slab CPU-B receives the data from the master CPU at the RXD-B, the data b1 is sent to the master CPU via the TXD-B.

슬래브 CPU-B로부터의 데이타에 응하여, 마스터 CPU는 슬래브 CPU-C가 선택되어야 하는지를 보기 위해 SELECT-C를 체크한다.In response to the data from the slab CPU-B, the master CPU checks SELECT-C to see if the slab CPU-C should be selected.

마스터 CPU가 리세트된 직후 SELECT-C 카운터는 ″1″이므로, 마스터 CPU는 슬래브 CPU-C를 선택하기 위하여 셀렉트 신호를 변경한다.Since the SELECT-C counter is ″ 1 ″ immediately after the master CPU is reset, the master CPU changes the select signal to select the slab CPU-C.

그리하여, 슬래브 CPU-C는 다른 슬래브 CPUs가 5회 선택될때마다 1번씩 선택될 수 있도록, 마스터 CPU는 SELECT-C 카운터에 ″5″를 세트한다.Thus, the master CPU sets ″ 5 ″ in the SELECT-C counter so that the slab CPU-C can be selected once every other slab CPUs are selected five times.

그래서 마스터 CPU는 데이타(3)를 슬래브 CPU-C로 송신한다.Thus, the master CPU sends data 3 to the slab CPU-C.

슬래브 CPU-C가 마스터 CPU로부터의 데이타를 그 RXD-C에서 수신하는 즉시, 데이타(c1)를 TXD-C를 통해 마스터 CPU로 보낸다.As soon as the slab CPU-C receives data from the master CPU at its RXD-C, it sends data c1 to the master CPU via TXD-C.

슬래브 CPU-C로부터의 데이타를 받으면, 마스터 CPU는 슬래브 CPU-A를 선택하기 위해 셀렉트 신호를 변경하고 데이타(4)를 슬래브 CPU-A로 송신한다.Upon receiving data from the slab CPU-C, the master CPU changes the select signal to select the slab CPU-A and sends the data 4 to the slab CPU-A.

상기한 바와 같이, 마스터 CPU와 슬래브 CPU-A, 슬래브 CPU-B, 슬래브 CPU-C 사이에서의 직렬 데이타 통신이, 슬래브 CPU-A, 슬래브 CPU-B 5회에 대하여 슬래브 CPU-C 1회의 비율로 순차적으로 행해진다.As described above, the serial data communication between the master CPU and the slab CPU-A, the slab CPU-B, and the slab CPU-C is the ratio of one slab CPU-C to five times of the slab CPU-A and the slab CPU-B. Are sequentially performed.

통신에러 혹은 유사한 원인으로 인하여 슬래브 CPU중 어느 것이 응답을 보내지 못한 경우, 다음 처리가 수행된다. 예를들어 마스터 CPU로부터 송신된 슬래브 CPU-A를 나타내는 데이타(8도에서 15)가 통신에러로 인하여 슬래브 CPU-A에 도달하지 못했다고 가정한다.If any of the slab CPUs do not send a response due to a communication error or similar cause, the following processing is performed. For example, suppose that the data indicating the slab CPU-A transmitted from the master CPU (15 in 8 degrees) did not reach the slab CPU-A due to a communication error.

이 상태에서는, 마스터 CPU로부터 아무런 데이타를 받지 못한 슬래브 CPU-A는 제12도에 도시된 바와 같이 마스터 CPU로 아무런 응답을 보내지 못한다.In this state, the slab CPU-A which has not received any data from the master CPU sends no response to the master CPU as shown in FIG.

다른 슬래브 CPUs에 대하여도 마찬가지이다.The same applies to other slab CPUs.

그후, 마스터 CPU는 아무런 직렬데이타를 받지 못하기 때문에 다음 CPU로 데이타를 보낼 수가 없어 직렬통신은 실제무력하게 된다.After that, the master CPU does not receive any serial data, so it cannot send data to the next CPU, and serial communication is actually helpless.

이러한 조건에서, 아무런 조치가 행해지지 않으면 마스터 CPU와 슬래브 CPU 사이의 데이타 통신은 완전히 정지한 그대로, 시스템으로서의 동작은 불가능하게 되어, 서어비스맨을 필요로 하는 비정상적인 모우드로 된다.Under these conditions, if no action is taken, data communication between the master CPU and the slab CPU is completely stopped, and operation as a system becomes impossible, resulting in an abnormal mode requiring a serviceman.

본 발명의 실시예는 앞서 언급한 바와 같이 슬래브 CPU와 각각 관련된 타이머카운터 Ta,Tb 및 Tc를 이용하여 상기와 같은 비정상 모우드를 제거한다.The embodiment of the present invention removes the abnormal mode as described above by using timer counters Ta, Tb and Tc associated with the slab CPU, respectively.

특히, 8도에 이어서, 마스터 CPU는 데이타(15)를 슬래브 CPU-A로 출력할때 타이머카운터 Ta에 ″5″를 로드하여 최대 대기시간을 규정한다.In particular, following 8 degrees, the master CPU loads " 5 " to the timer counter Ta when outputting the data 15 to the slab CPU-A to define the maximum waiting time.

마스터 CPU가 슬래브 CPU-A로부터 아무런 응답을 받지 못할때, 마스터 CPU는 제11도에 나타난 바와 같이 매 5msec마다 타이머카운터 Ta를 체크하고 카운트 Ta가 최대카운터(이경우 25msec)에 도달하는 즉시, 슬래브 CPU-A로부터의 응답을 기다리는 것을 중단하고 대신 슬래브 CPU-B로 데이타(16)를 보내기 위하여 슬래브 CPU-B를 선택한다.When the master CPU receives no response from the slab CPU-A, the master CPU checks the timer counter Ta every 5 msec as shown in FIG. 11 and as soon as the count Ta reaches the maximum counter (25 msec in this case), the slab CPU Stop waiting for a response from A and select slab CPU-B instead to send data 16 to slab CPU-B.

15도에 의하면, 마스터 CPU 및 슬래브 CPU-C(광학계 제어 CPU) 사이의 데이타 통신은 8-비트직렬데이타통신 및 2개의 인터럽트신호라인으로 행해진다. 8-비트직렬데이타통신에 의해 교환된 데이타 및 신호는 다음과 같다.According to 15 degrees, data communication between the master CPU and the slab CPU-C (optical system control CPU) is performed by 8-bit serial data communication and two interrupt signal lines. The data and signals exchanged by 8-bit serial data communication are as follows.

(1) 마스터 CPU→광학계 CPU(1) Master CPU → Optical CPU

1. 배율변동데이타(50%-200%)1. Magnification change data (50% -200%)

2. 렌즈보정 : ×1 배율데이타2. Lens correction: × 1 magnification data

3. 렌즈보정 : 촛점거리데이타3. Lens correction: Focus distance data

4. 세로배율데이타4. Vertical magnification data

5. 원고크기 검출개시신호5. Original size detection start signal

6. 검지된 APS 길이데이타를 요구하는 신호6. Signal requesting detected APS length data

7. 검지된 APS 폭데이타를 요구하는 신호7. Signal requesting detected APS width data

8. 시트-스루모우드관계의 4가지 신호8. Four Signals in the Sheet-Through Mode Relationship

9. 인터럽트마스크해제신호9. Interrupt Mask Release Signal

10. 인터럽트마스크신호10. Interrupt Mask Signal

11. 더미(dummy)신호11.dummy signal

(2)광학계 CPU→마스터 CPU(2) Optical system CPU → master CPU

1. 검지된 APS 길이데이타1. APS length data detected

2. 검지된 APS 폭데이타2. APS width data detected

3. 원고크기데이타(길이 및 폭)3. Original size data (length and width)

4. 12종류의 이상신호4. 12 kinds of abnormal signals

5. 더미신호5. Dummy Signal

직렬데이타 통신은 정해진 간격으로 반복된다.Serial data communication is repeated at fixed intervals.

통신타이밍이 도달했을때의 송신될 데이타가 없다면 더미신호가 보내진다.If there is no data to be sent when the communication timing arrives, a dummy signal is sent.

2개의 인터럽트라인중 하나는 마스터 CPU→광학계 CPU로 인터럽트하고, 나머지 하나는 광학계 CPU→마스터 CPU로 인터럽트 한다. 마스터 CPU로부터 광학계 CPU로 인터럽트함에 의해, 다음 신호가 송신된다.One of the two interrupt lines interrupts the master CPU to the optical system CPU, and the other interrupts the optical system to the master CPU. By interrupting from the master CPU to the optical system CPU, the next signal is transmitted.

1 . 주사개시신호One . Scan start signal

2. 주사리턴신호2. Scan Return Signal

주사개시와 주사리턴 2가지 신호를 하나의 인터럽트신호라인을 이용하여 송신하기 위하여, 다음 약속하에 순차적으로 데이타를 송신한다.In order to transmit two scan start and scan return signals using one interrupt signal line, data is sequentially transmitted under the following appointment.

즉, 마스터 CPU는 인터럽트마스크 해제신호를 광학계 CPU로 보내며, 인터럽트마스크해제신호후 처음으로 나타나는 인터럽트신호는 주사(scanner) 개시신호이며, 2차 인터럽트신호는 주사리턴신호이며, 3차 인터럽트신호는 다른 주사개시신호이며, 제4인터럽트신호는 다른 주사리턴신호이다. 보다 상세히 설명하면, 주사개시신호 및 주사리턴신호는 마스크해제신호후 순차적인 인터럽트신호의 형태로 교대로 송신된다.That is, the master CPU sends an interrupt mask release signal to the optical system CPU. The first interrupt signal after the interrupt mask release signal is a scan start signal, the secondary interrupt signal is a scan return signal, and the third interrupt signal is different. The scan start signal and the fourth interrupt signal are other scan return signals. In more detail, the scan start signal and the scan return signal are alternately transmitted in the form of a sequential interrupt signal after the mask release signal.

복사사이클이 종료되면, 인터럽트마스크신호는 인터럽트신호라인을 통한 통신을 방지하기 위하여 직렬통신으로 송신된다.At the end of the copy cycle, the interrupt mask signal is sent in serial communication to prevent communication over the interrupt signal line.

이는 잡음(noise) 또는 이와 유사한 원인으로 인하여 인터럽트신호가 발생한 경우에 스켄너(scanner)가 잘못 작동하는 것을 방지하기 위함이다. 광학계 CPU로부터 마스터 CPU로 인터럽트함에 의해 다음 신호가 송신된다 :This is to prevent the scanner from operating incorrectly when an interrupt signal is generated due to noise or the like. The following signals are sent by interrupting from the optics CPU to the master CPU:

1. LE신호(원고선단을 나타낸다)1. LE signal (indicates the leading edge)

2. 서어보(servo) MAX 신호2. Servo MAX Signal

3. 스켄너홈 신호3. Scanner groove signal

상기 3가지 종류의 신호는 주사개시신호후 광학계 CPU로부터 마스터 CPU로 보내진다.The three types of signals are sent from the optical system CPU to the master CPU after the scanning start signal.

LE 신호는 스켄너가 원고의 선단위치에 도달한때 나타나는 신호이며, 이 신호는 감광체드럼(2)상의 화상에 대하여 용지의 위치가 제대로 자리잡도록 급지부의 조작타이밍을 보정하는데 사용된다.The LE signal is a signal that appears when the scanner reaches the leading position of the document, and this signal is used to correct the operation timing of the paper feeder so that the position of the paper is properly positioned with respect to the image on the photosensitive drum 2. As shown in FIG.

서어보 MAX 신호는 스켄너가 리턴동작으로 된 것을 나타내는 신호이다.The servo MAX signal is a signal that indicates that the scanner has returned.

스켄터 홈신호는 스켄너가 홈위치에 리턴한 것을 나타내는 신호이다.The scanter home signal is a signal indicating that the scanner has returned to the home position.

제15도에서 a는 메인 CPU 및 INT2 인터럽트 사이의 E1 구간을 나타낸다.In FIG. 15, a represents the E1 section between the main CPU and the INT2 interrupt.

제16도는 마스터 CPU가 광학계 CPU로부터 인터럽트신호를 수신한때 마스터 CPU가 수행하는 처리를 나타낸다.FIG. 16 shows the processing performed by the master CPU when the master CPU receives an interrupt signal from the optical system CPU.

스텝 10-1 : 광학계 CPU로부터 인터럽트신호에 응하는 인터럽트 수신카운터 (CTSVIN)을 증분시킨다.Step 10-1: Increment the interrupt reception counter (CTSVIN) corresponding to the interrupt signal from the optical system CPU.

보다 상세하게는, 이 카운터 CTSVIN은 광학계 CPU로부터 수신된 인터럽트신호의 종류(일어난 순서에 의해)를 판정한다.More specifically, this counter CTSVIN determines the kind (in the order of occurrence) of the interrupt signal received from the optical system CPU.

스텝 10-2 : 카운터 CTSVIN이 ″1″인지 여부를 판정한다.Step 10-2: It is determined whether the counter CTSVIN is ″ 1 ″.

만일 답이 YES이면, 광학계 CPU로부터의 인터럽트신호는 LE 신호이므로, 스텝 10-3이 수행된다 .If the answer is YES, step 10-3 is performed since the interrupt signal from the optical system CPU is an LE signal.

만일 답이 NO이면, 프로그램은 스텝 11-로 진행한다.If the answer is NO, the program proceeds to Step 11-.

스텝 10-3 : 스텝 10-3과 이후의 스텝은 LE 신호수신시 처리된다. LE 신호는 펄스보정을 행하는 것이나. 이 스텝에서는 펄스보정을 할 수 없는 조건을 역시 체크한다.Step 10-3: Steps 10-3 and subsequent steps are processed upon reception of the LE signal. LE signal is for pulse correction. In this step, the condition that pulse correction cannot be performed is also checked.

보정을 행할 수 없는 조건이란 용지의 선단이 화상의 선단에 대하여 고의로 이동되는 센터링 모우드(centering mode) 혹은 이와 유사한 모우드이다.The condition that cannot be corrected is a centering mode or similar mode in which the leading edge of the paper is intentionally moved with respect to the leading edge of the image.

스텝 10-4 : 여기서는 스켄너 개시타이밍을 보완하기 위한 데이타 샘플링처리를 행한다.Step 10-4: Here, data sampling processing for complementing the scanner start timing is performed.

스켄너 개시타이밍이란 스케너의(기계적) 부하나 모터 특성에 의한 타이밍챠트를 보정하기 위해 행하는 처리이다.The scanner start timing is a process performed to correct a timing chart due to a scanner (mechanical) load or a motor characteristic.

스텝 10-5 : LE 신호를 이용하여 펄스보정을 행한다.Step 10-5: Pulse correction is performed using the LE signal.

본 실시예에서는 LE 신호에 의해 펄스를 1928로 보정함으로써, 원고선단과 용지선단의 레지스터가 합치되되록 구성되어 있다.In this embodiment, the pulse is corrected to 1928 by the LE signal so that the registers of the document leading edge and the paper leading edge coincide.

스텝 11-1 : 카운터 CTSVIN이 ″2″인지의 여부가 판정된다.Step 11-1: It is determined whether the counter CTSVIN is ″ 2 ″.

만일 답이 YES이면, 광착계 CPU로부터의 인터럽트신호가 서어보 MAX 신호이므로, 스텝 11-2가 수행된다.If the answer is YES, step 11-2 is performed because the interrupt signal from the depository CPU is a servo MAX signal.

만일 답이 NO이면, 수신된 인터럽트신호는 스켄너 홈신호이므로, 스텝 12-1가 수행된다.If the answer is NO, step 12-1 is performed since the received interrupt signal is a scanner home signal.

스텝 11-2 : 서어보 MAX 신호수신(스켄너가 리턴된때)시의 처리를 행한다.Step 11-2: Perform processing when the servo MAX signal is received (when the scanner is returned).

스텝 12-1,12-2 및 12-3은 스켄너 홈신호를 수신할때의 처리이다.Steps 12-1, 12-2, and 12-3 are processes when receiving the scanner home signal.

스텝 12-1에서는 홈위치 플래그 (FLAG)가 세트되어 있다. 홈위치 플래그가 1이면, 스켄너 개시신호가 보내질 수 있다.In step 12-1, the home position flag FLAG is set. If the home position flag is 1, a scanner start signal may be sent.

스텝 12-2 : 카운터 CTSVIN이 클리어된다.Step 12-2: The counter CTSVIN is cleared.

스텝 12-3 : 이상 스텝들에 의해, 광학계 CPU로부터 인터럽트신호가 3회 수신되었다. 즉, LE 신호, 서어보 MAX 신호, 및 스켄너홈 신호이다.Step 12-3: In the abnormal steps, an interrupt signal has been received three times from the optical system CPU. That is, the LE signal, the servo MAX signal, and the scanner home signal.

그러면, 광학계 CPU로부터의 인터럽트신호는 잡음이나 이와 유사한 원인에 의해 야기될 수 있는 잘못된 동작을 제거하기 위해 마스크된다.The interrupt signal from the optics CPU is then masked to eliminate erroneous operation that may be caused by noise or similar causes.

이 마스크는 스켄너 개시신호가 광학계 CPU로 보내진때 해제될 것이다(제17도).This mask will be released when the scanner start signal is sent to the optical system CPU (Figure 17).

제17 및 18도는 마스터 CPU가 스켄너 개시신호와 스켄너 리턴신호를 광학계 CPU로 출력처리하는 방법을 플로우챠트로써 나타내고 있다.17 and 18 show as flowcharts how the master CPU outputs the scanner start signal and the scanner return signal to the optical system CPU.

다음 19도에 의하면, 광학계 제어회로가 도시되어 있으며 광학계 제어보드 (500)이 제공되어 있다.19, an optical control circuit is shown and an optical control board 500 is provided.

이 광학제어보드(500)은 마이크로컴퓨터(501), 프로그램가능한 타이머(502), 스켄너를 구동시키기 위한 DC모터(503), 및 DC모터(503)상에 설치된 회전엔코더 (rotary encoder)(504)를 포함한다. 엔코더(504)는 A-상 및 B-상 출력신호 ENCA 및 ENCB를 각각 발생한다.The optical control board 500 includes a microcomputer 501, a programmable timer 502, a DC motor 503 for driving a scanner, and a rotary encoder 504 installed on the DC motor 503. It includes. Encoder 504 generates A-phase and B-phase output signals ENCA and ENCB, respectively.

트랜지스터 Tr₁-Tr₄가 DC모터(503)을 구동시키기 위하여 제공된다. 트랜지스터 Tr₁및 Tr₃가 ON이고 트랜지스터 Tr₂및 Tr₄가 OFF일때, DC모터(503)을 시계방향으로 회전시키게 하는 전류가 흐른다.Transistors Tr ₁ -Tr ₄ are provided to drive the DC motor 503. When transistors Tr ₁ and Tr ₃ are ON and transistors Tr ₂ and Tr ₄ are OFF, a current flows to cause the DC motor 503 to rotate clockwise.

역으로 트랜지스터 Tr₂및 Tr₄가 ON이고 트랜지스터 Tr₁및 Tr₃가 OFF일때 DC모터(503)을 시계반대 방향으로 회전시키게 하는 전류가 흐른다. 엔코더(504)는 DC모터(503)의 회전량 및 방향에 따라 서로 상(phase)이 다른 2가지 펄스 ENCA 및 ENCB를 발생시킨다. 펄스 ENCA는 완충기를 통하여 카운터 입력단자 CI으로 입력되며, 마이크로컴퓨터(501)내의 카운터는 펄스의 간격을 결정한다. CI 입력단자에 인가되는 신호는 인터럽트 입력으로서의 역활을 한다.Conversely, when transistors Tr ₂ and Tr ₄ are ON and transistors Tr ₁ and Tr ₃ are OFF, a current flows causing the DC motor 503 to rotate counterclockwise. The encoder 504 generates two pulses ENCA and ENCB which are different in phase from each other according to the rotation amount and direction of the DC motor 503. The pulse ENCA is input to the counter input terminal CI through the buffer, and the counter in the microcomputer 501 determines the pulse interval. The signal applied to the CI input terminal serves as an interrupt input.

그 결과 인터럽트처리에 의해, 스켄너의 속도 및 타이밍이 제어된다. 신호 ENCA 및 ENCB는 플릅-플롭(flip-flop)을 통하여 PC7으로 입력되며, 위상차이가 검지되고 이에 따라 DC모터(503)의 회전방향(스켄너가 구동되는 방향)이 판단된다.As a result, the interrupter controls the speed and timing of the scanner. The signals ENCA and ENCB are input to PC7 through a flip-flop, and the phase difference is detected and thus the rotation direction (direction in which the scanner is driven) of the DC motor 503 is determined.

마이크로컴퓨터(501)은 데이타를 타이머(502)로 송부하며, 타이머(502)이 출력 d와 PF6 및 PF7의 출력에 의해 트랜지스터 Tr₁-Tr₄가 선택적으로 ON 및 OFF된다.The microcomputer 501 sends data to the timer 502, and the timer 502 selectively turns on and off transistors Tr ₁ -Tr ₄ by the outputs d and the outputs of PF6 and PF7.

그 결과 DC모터(503)은 PWM(Pulse Width Modulatoon) 제어에 의해 속도제어가 행하여진다.As a result, the DC motor 503 performs speed control by PWM (Pulse Width Modulatoon) control.

광학계 제어 및 메인제어는 다른 2가지 종류의 신호라인, 즉 인터럽트 및 직렬신호라인을 통하여 데이타 통신을 한다.Optical control and main control communicate data through two different signal lines, interrupt and serial signal lines.

제20도를 참조하면, 광학계 제어의 메인플로가 도시되어 있다. 기계의 전원이 ON되면 광학계 제어프로그램이 시작된다. 우선, RAM의 클리어스택포인트(clear stack point)를 설정함을 포함하여 프로그램은 초기화를 수행한다(스텝 15-1).Referring to FIG. 20, a main flow of optical system control is shown. The optical system control program starts when the machine is turned on. First, the program performs initialization, including setting a clear stack point of RAM (step 15-1).

초기화 다음에는 플랙 SCFLG이 프린트 상태에 있는지의 여부가 체크되는 메인부(main section)(스텝 15-2)가 뒤따른다.The initialization is followed by a main section (step 15-2) where the flag SCFLG is in the print state or not is checked.

만일 플랙 SCFLG가 프린트상태에 있으면, 스켄너 개시처리가 진행되며(스텝 15-4), 그후 프린트상태가 리세트되고 스텝(15-2) 그후 프로그램은 스텝(15-2)로 리턴된다(스텝 15-5).If the flag SCFLG is in the print state, the scanner start processing proceeds (step 15-4), after which the print state is reset and the program returns to step 15-2 (step 15-2). 15-5).

이어서 플랙 SCFLG는 SCRET(스켄너 리턴) 상태에 있는지의 여부를 보기 위해 체크되며(스텝 15-6), 만일 답이 YES이면 스켄너 리턴 처리가 수행되며(스텝 15-7), 그후 SCRET 상태가 리세트되고(스텝 15-8), 그후 인터럽트신호가 주제어로 송부되어 스켄너의 개시를 알려준다(스텝 15-9). 기타 플랙의 체크와 각종의 처리가 마찬가지로 행해지나, 이에 관한 설명은 생략한다.The flag SCFLG is then checked to see if it is in the SCRET (scanner return) state (step 15-6), and if the answer is YES the scanner return processing is performed (step 15-7), and then the SCRET state is It is reset (step 15-8), and then an interrupt signal is sent to the main word to inform the start of the scanner (step 15-9). Other flag checks and various processes are similarly performed, but the description thereof will be omitted.

이와 같이, 플랙의 세트될때마다, 주제어는 플랙의 관련된 처리를 행한다.In this way, each time a flag is set, the main word performs the associated processing of the flag.

이하 직렬수신 인터럽션에 대하여 설명한다.Serial reception interruption will be described below.

실시예 주제어와 광학제어사이에 교환된 데이타 및 그 내용이 제22A도 및 22B도에 도시되어 있다.EXAMPLES The data exchanged between the main control and the optical control and the contents thereof are shown in FIGS. 22A and 22B.

제21도에 의하면, 주제어가 직렬신호를 광학계 제어로 보낼때, 광학계 제어는 수신인터럽트처리를 수행한다. 즉, 광학계 제어는 주제어로부터 데이타를 받고 데이타를 식별하고 데이타와 관련된 특정 종류의 처리를 수행한다.According to Fig. 21, when the main control sends a serial signal to the optical system control, the optical system control performs the reception interrupt processing. That is, the optical system control receives data from the main control, identifies the data, and performs certain kinds of processing associated with the data.

광학계 제어는 필요한 데이타를 메인제어로 송부함으로써 인터럽트처리를 종결한다.Optical system control terminates interrupt processing by sending necessary data to main control.

보다 상세하게는, 직렬수신 인터럽트에 반응하여, 레지스터는 스택메모리로 리트랙(retract)되며(스텝 16-1) 그후 수신완충기 레지스터의 내용(RXB)는 어큐뮤레이터 A에 로드된다(스텝 16-2).More specifically, in response to the serial receive interrupt, the register is retracted into the stack memory (step 16-1) and then the contents of the receive buffer register RXB are loaded into accumulator A (step 16-). 2).

그후 수신에러가 발생되었는지의 여부가 결정된다(예를들어 패리티체크 비트를 근거로)(스텝 16-3).Then, it is determined whether a reception error has occurred (for example, based on the parity check bit) (step 16-3).

만일 답이 YES이면, 수신에러 코드가 주제어로 보내지며(스텝 16-4) 그후 레지스터는 재저장되고 인터럽트처리는 인터럽트가 받아들여질 수 있다는 판정에 의해 종료된다(스텝 16-5).If the answer is YES, a receive error code is sent to the subject (step 16-4) and then the register is restored and the interrupt process ends by determining that an interrupt can be accepted (step 16-5).

만일 수신에러가 존재하지 않으면, 수신된 데이타는 이것이 더미데이타인지를 보기 위해 체크된다(스텝 16-6).If there is no reception error, the received data is checked to see if it is a dummy data (step 16-6).

만일 수신된 데이타가 더미데이타이면, 프로그램은 광학계 제어로부터 송신과 관련된 송신처리 루틴을 이행한다(스텝 16-7).If the received data is dummy data, the program executes a transmission processing routine related to transmission from the optical system control (step 16-7).

만일 수신된 데이타가 더미데이타가 아니면, 특정처리를 수행할 수 있도록 이 종류에 대하여 식별된다.If the received data is not dummy data, it is identified for this kind so that a specific process can be performed.

수신된 데이타가 배율변경 요청이면(스텝 16-8), 요청된 배율에 관한 위치로 렌즈 및 미러를 이동하는데 필요한 배율변경 요청처리가 수행된다(스텝 16-9). 만일 수신된 데이타가 INT2 마스크해제 데이타이면(스텝 16-10) 마스크를 해제하기 위하여 INT2에 관한 마스크레지스터의 플랙이 리세트되며, 동시에, 인터럽트 INT2를 계수하는 INT2FG는 ZERO로 클리어된다(스텝 16-11).If the received data is a magnification change request (step 16-8), magnification change request processing necessary for moving the lens and the mirror to the position relating to the requested magnification is performed (step 16-9). If the received data is INT2 unmasked data (step 16-10), then the flag of the mask register for INT2 is reset to release the mask, and at the same time, INT2FG counting interrupt INT2 is cleared to ZERO (step 16-10). 11).

INT2 인터럽트처리에 관련하여 INT2FG가 상세히 기술될 것이다.INT2FG will be described in detail with respect to INT2 interrupt handling.

만일 수신된 데이타가 INT2 마스크 데이타이면(스텝 16-12) INT2에 관한 마스크레지스터의 플랙은 인터럽트 마스킹을 실행하도록 세트된다.If the received data is INT2 mask data (steps 16-12), the flag of the mask register for INT2 is set to perform interrupt masking.

상술한 바와 같이, 광학계 제어측에서의 INT2 인터럽트의 마스킹은 주제어로부터 송부된 마스크해제데이타 및 마스크데이타에 의해 제어된다. 이는 본 발명에 의한 스켄너의 개시 및 리턴타이밍은 인터럽트에 의해 제어되기 때문이다. 즉, 인터럽트신호라인내에 발생된 잡음(noise)는 스켄너로 하여금 뜻밖의 다른 여러가지 처리가 제21도에 도시되어 있다.As described above, the masking of the INT2 interrupt on the optical system control side is controlled by the mask release data and the mask data sent from the main control. This is because the starter and return timing of the scanner according to the present invention is controlled by an interrupt. That is, noise generated in the interrupt signal line causes the scanner to show various other unexpected processes in FIG.

데이타 : 데이타처리후, 광학계 제어로부터 주제어로 데이타를 전송하기 위한 처리가 수행된다(스텝 16-7).Data: After data processing, a process for transferring data from the optical system control to the main language is performed (step 16-7).

이 방법으로, 광학계 제어가 몇몇 데이타를 주제어로 송부시켜야 할때, 데이타를 송신완충기내에 저장하고, 주제어로부터의 신호에 응하여 이 데이타를 직렬통신으로 주제어로 보낸다.In this way, when the optics control must send some data to the main subject, it stores the data in the transmit buffer and sends this data in serial communication in response to a signal from the main subject.

송신되는 데이타가 없을때, 광학계 제어는 더미데이타를 보낸다.When no data is sent, the optics control sends dummy data.

그후 광학계 제어는 레지스터를 다시 저장하고(스텝 16-5), 다른 인터럽트를 허용함으로써 이 처리를 끝맺는다.The optics control then concludes this process by saving the register again (step 16-5) and allowing another interrupt.

제23도에 의하면, INT2 인터럽트처리가 도시되어 있으며, 이 처리는 스켄너 개시 및 스켄너 리턴을 명령하기 위하여 주제어로부터 광학계 제어로 이송된 인터럽트신호에 응하여 수행된다.According to FIG. 23, an INT2 interrupt process is shown, which is performed in response to an interrupt signal transferred from the main control to the optical system control to instruct the scanner start and the scanner return.

이 처리는 오직 INT2 인터럽트마스크가 해제될때만 행해진다.This process is only done when the INT2 interrupt mask is released.

인터럽트신호가 입력되어 인터럽트루틴으로 프로그램이 이동될때, 우선 레지스터를 스택메모리로 퇴피시키며(스텝 17-1), 그후 INT2가 0인지 여부를 판단한다(스텝 17-2).When the interrupt signal is input and the program is moved to the interrupt routine, the register is first saved to the stack memory (step 17-1), and then it is determined whether INT2 is 0 (step 17-2).

앞서 언급된 INT2FG의 현저함은 다음과 같다.The prominence of the aforementioned INT2FG is as follows.

본 발명에 의하면, 스켄너 개시 및 스켄너 리턴 모두는 인터럽트신호에 의해 행해지기 때문에, 단지 신호의 유무로써 서로 다른 신호가 서로서로 식별될 수는 없다.According to the present invention, since both the scanner start and the scanner return are performed by the interrupt signal, different signals cannot be identified with each other only by the presence or absence of the signal.

본 발명은 주제어로부터 INT2 마스크해제신호가 송신된 후 야기한 인터럽트 INT2의 수에 따라 스켄너 개시 및 스켄너 리턴을 식별한다.The present invention identifies scanner initiation and scanner return according to the number of interrupts INT2 caused after the INT2 unmasked signal from the main control.

보다 상세하게는, INT2FG가 0일때 도착된 INT2 인터럽트신호가 스켄너 개시신호인 것으로 판정되도록 INT2FG는 마스크해제신호를 수신시 클리어된다.More specifically, the INT2FG is cleared upon receipt of the mask release signal so that it is determined that the INT2 interrupt signal that arrives when INT2FG is 0 is a scanner start signal.

스켄너 개시신호의 도착시, INT2FGH는 세트된다(스텝 17-3).Upon arrival of the scanner start signal, INT2FGH is set (step 17-3).

한편, INT2FG가 1일때 수신된 INT2 인터럽트신호는 스켄너 리턴신호로 여겨지며, 이때, INT2FG는 클리어된다(스텝 17-4).On the other hand, the INT2 interrupt signal received when INT2FG is 1 is regarded as a scanner return signal, at which time INT2FG is cleared (step 17-4).

기술한 바와 같이, INT2FG는 서로 구별되는 스켄너 개시 및 스켄너 리턴을 확인하기 위해 사용된다.As described, INT2FG is used to identify scanner initiation and scanner return that are distinct from each other.

INT2FG가 0일때에는, 스켄너가 홈위치에 있는지의 여부가 먼저 판정된다(스텝 17-5).When INT2FG is 0, it is first determined whether the scanner is in the home position (step 17-5).

만일 답이 NO이면, 이 프로그램은 어떤 이상이 있는 것으로써 인터럽트신호를 무시하여 레지스터를 회복하며, 다른 인터럽트를 허여하고 인터럽트처리를 종료한다(단계 17-6).If the answer is NO, the program ignores the interrupt signal and recovers the register as if there was something wrong, grants another interrupt and terminates interrupt processing (steps 17-6).

만일 스켄너가 홈위치에 있으면, 프로그램은 INT2를 마스크하고(스텝 17-7), INT2FG를 1로 세트하고(스텝 17-8), 플랙 SCFLG를 프린트상태로 세트한다(스텝 17-9).If the scanner is in the home position, the program masks INT2 (step 17-7), sets INT2FG to 1 (step 17-8), and sets the flag SCFLG to print (step 17-9).

스켄너의 제어를 명령하는 스켄너 플랙인 플랙 SCFLG가 프린트상태로 세트될때, 스켄너가 개시된다.When the flag SCFLG, which is a scanner flag for instructing the control of the scanner, is set in the print state, the scanner is started.

이는 도시되지 않은 다른 프로그램에 의해 수행된다.This is done by another program not shown.

플랙 INT2FG가 0이 아닐때, 플랙 INT2FG가 1인지의 여부가 판정된다(단계 17-3).When the flag INT2FG is not zero, it is determined whether the flag INT2FG is 1 (step 17-3).

1이 아니면 프로그램은 어떤 프로그램에러가 발생했다는 것을 결정함으로써 아무런 처리를 하지 않고 스텝 17-16으로 이동한다.If not 1, the program determines that a program error has occurred and proceeds to steps 17-16 without doing anything.

만일 플랙 INT2FG가 1이면, 프로그램은 이것을 0으로 클리어하며(스텝 17-4), 스켄너가 이미 리턴중인가의 여부를 체크한다(스텝 17-10). 만일 스켄너가 리턴중이면, 프로그램은 스텝 17-6으로 리턴한다. 만일 스켄너가 리턴중이 아니면, 플랙 SCFLG는 SCRET 상태로 세트된다(스텝 17-11).If the flag INT2FG is 1, the program clears it to 0 (step 17-4) and checks if the scanner is already returning (step 17-10). If the scanner is returning, the program returns to steps 17-6. If the scanner is not returning, the flag SCFLG is set to the SCRET state (steps 17-11).

이때, 스켄너 리턴처리는 다른 프로그램에 의해 수행된다.At this time, the scanner return processing is performed by another program.

여기서, 스켄너가 리턴한다는 것은 리턴신호가 메인제어로부터 광학제어로 송신되기 전에 스켄너가 그 이동가능거리 한계(SCANNER MAX)까지 도달하고, 광학계 제어가 스켄너를 그 자신 리턴상태로 가져간 것을 의미한다.Here, the return of the scanner means that the scanner reaches its movable distance limit SCANNER MAX before the return signal is transmitted from the main control to the optical control, and the optical system control brings the scanner to its own return state.

제24도에는, 엔코더 인터럽트처리가 나타나 있다.In Fig. 24, encoder interrupt processing is shown.

광학계의 스켄너는 광학계 제어로써 제어되고 DC모터(503)에 의해 구동된다(제19도).The scanner of the optical system is controlled by the optical system control and driven by the DC motor 503 (Fig. 19).

스켄너의 속도는 DC모터(503)상에 설치된 회전엔코더(504)의 출력신호에 의해 측정된다.The speed of the scanner is measured by the output signal of the rotary encoder 504 installed on the DC motor 503.

엔코더 신호는 마이크로컴퓨터(501)의 CI인터럽트 입력에 결합된다.The encoder signal is coupled to the CI interrupt input of the microcomputer 501.

이 인터럽트처리가 엔코더 인터럽트처리이다.This interrupt processing is encoder interrupt processing.

이 인터럽트의 처리의 주기능은, (1) 인터럽트 간격(엔코더신호의 간격)을 계측하고 그 계측치에 의하여 스켄너 속도를 산출하여 스켄너 속도를 제어하는 것, 및 (2) 인터럽트 획수를 (엔코더신호 입력횟수)를 카운터하여 홈위치로부터 스켄너의 거리를 산출하여 산출된 거리를 근거로하여 복사조작에 있어서 광학계의 타이밍을 제어하는 것이다.The main function of this interrupt processing is to (1) measure the interrupt interval (encoder signal interval), calculate the scanner speed based on the measured value, and control the scanner speed, and (2) the number of interrupt strokes (encoder). The number of signal inputs) is counted to calculate the distance of the scanner from the home position, and the timing of the optical system is controlled in the copy operation based on the calculated distance.

보다 상세하게는, 예정된 시간동안 엔코더 인터럽트신호가 입력되지 않으면, 이상을 검지하기 위한 워치 도그타이머(watch dog timer)가 리세트, 개시된다(스텝 18-1).More specifically, if no encoder interrupt signal is input for a predetermined time, a watch dog timer for detecting an abnormality is reset and started (step 18-1).

다음에 스켄너의 구동방향이 정전(正轉)이냐 역전(逆轉)이냐를 판정한다(스텝 18-2).Next, it is determined whether the driving direction of the scanner is positive or reverse (step 18-2).

스켄너 어드레스는 모든 인터럽트 입력마다에 충분(increment)되거나(스텝 18-2), 혹은 감소(decre-ment)(스텝 18-4)된다.The scanner address is incremented (step 18-2) or decremented (step 18-4) for every interrupt input.

그후 스켄너 속도제어 연산처리가 끝났는지의 여부를 판정하여(스텝 18-5), 만일 답이 NO이면 인터럽트처리는 종료한다.Then, it is determined whether or not the scanner speed control arithmetic processing has ended (step 18-5), and if the answer is NO, the interrupt processing ends.

이는 스켄너 속도제어 연산처리가 실질적인 시간을 필요로하며 연산처리를 시작하기 전에 인터럽트 가능하기 때문에, 연산처리중에 다시 인터럽트가 발생하여(다중인터럽트) 연산처리가 방해되는 것을 방지하기 위해서이다.This is because the scanner speed control operation requires substantial time and can be interrupted before starting the operation, thereby preventing the interrupt from occurring again (multiple interrupts) during the operation.

그래서 정확한 타이밍제어를 확실히 하기 위하여 스켄너 어드레스는 계속적으로 증감된다.Thus, the scanner address is continuously increased and decreased to ensure accurate timing control.

만일 스켄너 속도연산이 종료되면, 레지스터를 스텍메모리로 퇴피시킨 후 인터럽트가 가능하게 하여 스켄너 속도연산이 수행된다(스텝 18-6∼18-8).If the scanner speed calculation is completed, the register is saved to the stack memory, and then interrupt is enabled to perform the scanner speed calculation (steps 18-6 to 18-8).

그후 스켄너 어드레스를 체크한 후 타이밍제어를 행한다(스텝 18-9). 스켄너가 원고영상의 선단부에 도달함에 따라, 인터럽트 출력은 주제어로 이송된다(스텝 18-10).After that, the scanner address is checked and timing control is performed (step 18-9). As the scanner reaches the leading end of the original image, the interrupt output is sent to the main word (step 18-10).

이에 응하여, 주제어는 인터럽트신호를 기초로 하여 복사 시퀴언스를 제어한다.In response, the main word controls the copy sequence based on the interrupt signal.

그후 INT2 인터럽트 마스킹은 INT2 인터럽트처리를 받아 해제되며(스텝 18-11), 레지스터는 회복하고, 인터럽트처리를 종료한다(스텝 18-12).After that, the INT2 interrupt masking is canceled by receiving the INT2 interrupt processing (step 18-11), the register is recovered, and the interrupt processing ends (step 18-12).

주제어로부터 리턴신호가 도착하기 전에 스켄너가 가동가능 거리한계 (SCANNER MAX)에 도달한 경우는, SCFLG 플랙은 SCRET 상태로 세트된다(스텝 18-12).If the scanner reaches the SCANNER MAX before the return signal arrives from the main control, the SCFLG flag is set to the SCRET state (step 18-12).

이 상태에서 스켄너 리턴처리가 다른 프로그램에 의해 행해진다.In this state, the scanner return processing is performed by another program.

스켄너가 홈위치로 리턴하는 즉시(스텝 18-14), 스켄너는 정지되며(스텝 18-15), 인터럽트 출력이 주제어로 가서 스켄너가 홈위치에 도달한 것을 알려준다(스텝 18-16).As soon as the scanner returns to the home position (step 18-14), the scanner stops (step 18-15), and the interrupt output goes to the main text to indicate that the scanner has reached the home position (step 18-16).

요약하면, 본 발명에 의하면, 일정주기마다 행하여지는 직렬통신에 의해 복수의 다른 데이타를 통신하고 긴급을 요하는 데이타만을 인터럽트신호에 의해 인터럽트 통으로 행하여진다.In summary, according to the present invention, a plurality of different data are communicated by serial communication carried out at regular intervals, and only the data which is urgent is performed via the interrupt signal through the interrupt signal.

이와 같이 하여, 통상의 데이타 및 긴급데이타 모두 간단한 하드웨어 구조로써 교환할 수 있으며 그 결과 실제기계제어 혹은 이와 유사한 제어에 있어서 복수의 CPU간의 데이타 통신이 보다 효율적으로 되며, 보다 값싸게 행할 수 있는 것이다.In this way, both normal data and urgent data can be exchanged with a simple hardware structure, and as a result, data communication between a plurality of CPUs becomes more efficient and cheaper in real machine control or similar control.

나아가, 직렬데이타 통신으로서 송부된 데이타를 근거로 인터럽트신호를 유효로 할 것인가 무효로 할 것인가(인터럽트를 마스크할 것인가 마스크하지 않을 것인가)의 여부가 결정되기 때문에, 인터럽트 통신의 결점이 잡음(noise) 및 기타 에러신호에 의한 오동작(誤動作)의 발생을 최소한으로 방지할 수가 있는 것으로써, 통신이 보다 안정되게 행할 수가 있는 것이다.Furthermore, since it is determined whether to enable or disable the interrupt signal (mask the interrupt or not the mask) based on the data sent as serial data communication, the drawback of interrupt communication is noise. And the occurrence of malfunction due to other error signals can be prevented to a minimum, whereby communication can be performed more stably.

본 발명에 근거하여 여러가지 다양한 변형이 이 분야에 숙련된자이면 가능할 것이며, 이는 결코 본 발명의 범위를 벗어나는 것은 아니다.Various modifications will be possible to those skilled in the art based on the present invention, which will in no way depart from the scope of the present invention.

Claims (4)

직렬데이타 통신수단(serial data communication means)과 인터럽트데이타 통신수단(interrupt data communication means)의 2가지 통신수단을 갖고, 복수의 중앙처리장치(CPUs, central precessing unit)간의 데이타 통신을 행하는 데이타 통신시스템에 있어서, 긴급을 요하는 데이타는 인터런트데이타 통신시스템의 인터럽트신호를 이용하여 교환되며, 통상의 데이타는 직렬데이타 통신시스템으로 교환되며, 상기 인터럽트데이타 통신은 상기 직렬데이타 통신시스템으로써 교환되는 통상의 데이타중 인터럽트 차단해제신호 및 인터럽트 차단신호에 의해 각각 차단해제 및 차단되는 것을 특징으로 하는 데이타 통신시스템.A data communication system having two communication means, serial data communication means and interrupt data communication means, and performs data communication between a plurality of central processing units (CPUs). In this case, the urgent data is exchanged using the interrupt signal of the interrupt data communication system, the normal data is exchanged with the serial data communication system, and the interrupt data communication is exchanged with the serial data communication system. A data communication system, characterized in that disconnection and interruption respectively by the interrupt interrupt release signal and the interrupt interrupt signal. 1항에 있어서, 상기 CPUs는 복사기내에 설해진 마스터 CPU(master CPU), 및 광학계 제어 CPU(optics control CPU)를 포함함을 특징으로 하는 데이타 통신시스템.The data communication system according to claim 1, wherein the CPUs include a master CPU installed in the copier, and an optics control CPU. 1항에 있어서, 상기 긴급을 요하는 데이타는 타이밍신호(timing signal)를 포함함을 특징으로 하는 데이타 통신시스템.The data communication system according to claim 1, wherein the urgent data includes a timing signal. 1항에 있어서, 인터럽트신호를 차단하지 않기 위한 상태는 인터럽트신호를 유효화(validates)하는 인터럽트차단(interrupt masking) 상태이어야 하며, 반면 인터럽트신호를 차단하기 위한 상태는 인터럽트신호를 무효화하는 차단해제(mask cancelling) 상태이어야 함을 특징으로 하는 데이타 통신시스템.The method of claim 1, wherein the state for not blocking the interrupt signal must be an interrupt masking state for validating the interrupt signal, while the state for blocking the interrupt signal is a mask for invalidating the interrupt signal. data communication system, characterized in that the state must be canceling).

Images