KR930000957A - 응답 신호 컴팩트 방법 및 장치 - Google Patents

응답 신호 컴팩트 방법 및 장치 Download PDF

Info

Publication number
KR930000957A
KR930000957A KR1019920008839A KR920008839A KR930000957A KR 930000957 A KR930000957 A KR 930000957A KR 1019920008839 A KR1019920008839 A KR 1019920008839A KR 920008839 A KR920008839 A KR 920008839A KR 930000957 A KR930000957 A KR 930000957A
Authority
KR
South Korea
Prior art keywords
bit
logic
response signal
time
compact
Prior art date
Application number
KR1019920008839A
Other languages
English (en)
Other versions
KR960011530B1 (ko
Inventor
알. 모스코윗츠 마샤
우 일리너
Original Assignee
로버트 비. 레비
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/709,740 external-priority patent/US5309447A/en
Application filed by 로버트 비. 레비, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 로버트 비. 레비
Publication of KR930000957A publication Critical patent/KR930000957A/ko
Application granted granted Critical
Publication of KR960011530B1 publication Critical patent/KR960011530B1/ko

Links

Abstract

내용 없음

Description

응답 신호 컴팩트 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 공간 컴프레서의 양호한 실시예의 개략도.

Claims (5)

  1. 테스트 중인 전자 디지탈 회로내에서 각기 다른 분기-회로 121, 122…12n세트에 의해 발생된 각각의 다수의 응답 신호를 컴팩트시키는 방법으로써, 대응하는 분기-회로 세트에 의해 발생된 각각의 응답 신호를 논리적으로 분석하여, 상기 응답 신호가 특정 패턴을 갖는지 여부를 나타내는 패턴 비트를 발생시키는 단계, 서로 다른 분기-회로 세트에 결합된 연속적으로 발생된 패턴 비트와 연속적인 배타적 논리합을 위해 현재 컴팩트된 비트를 제공하도록 각각의 패턴 비트를 앞서 발생된 컴팩트 비트와 배타적으로 논리합하므로써 각 패턴 비트를 시간-컴팩트 시키는 단계, 및 소정의 시간동안 상기 각각의 응답 신호를 논리적으로 분석하고 각각의 패턴 비트를 시간-컴팩트시키는 단계를 반복하는 단계로 이루어지는 응답 신호 컴팩트 방법.
  2. 제1항에 있어서, 상기 각기 다른 분기 회로 그룹에 의해 발생된 응답 신호의 스트립을 논리적으로 분석하는 단계가, 응답 신호의 스트림안의 선택적 비트를 반전시키는 단계, 및 논리 게이트의 입력중 각기 다른 한 입력에 선택적으로 반전된 응답 신호안의 각 비트를 인가하는 단계로써, 상기 논리 게이트가 그에 따른 응답으로 선택적으로 반전된 응답 신호안의 비트의 스테이트에 따른 패턴 비트를 발생시키는 단계로 이루어지는 응답 신호 컴팩트 방법.
  3. 테스트중인 전자 디지탈 회로안의 각기 다른 분기 회로에 의해 제공된 응답 신호의 다수의 스트림을 컴팩트 시키는 장치로써, 각기 다른 분기-회로 세트에 의해 발생된 응답 신호를 분석하는 역할을 하며 대응하는 분기 회로에 의해 제공된 응답 신호가 특정 패턴을 갖는지 여부를 나타내는 응답 비트를 제공하는 다수의 논리-분석수단(16, 18), 및 각각의 논리-분석 수단과 결합되고 상기 대응하는 논리-분석 수단으로부터의 태턴 비트와 다른 논리 분석기 수단에 조합된 시간-컴팩트 수단에 의해 앞서 제공된 시간-컴팩트 비트에 따라 시간-컴팩트 비트를 제공하기 위해 한 루우프안에서 데이지-체인 방식으로 접속된 다수의 시간-컴팩트 수단(20)을 포함하는 다수의 응답 신호 스트림 컴팩트 장치.
  4. 제3항에 있어서, 상기 논리-분석 수단이, 상기 논리-분석 수단에 대해 응답 신호 입력의 선택된 비트를 선택적으로 반전시키는 수단(16), 및 상기 반전 수단에 의해 선택적으로 반전된 응답 신호의 비트중 대응하는 한 비트가 공급되는 다수의 입력을 가진 논리-게이트(18)를 포함하는 다수의 응답 신호 스트림 컴팩트 장치.
  5. 제3항에 있어서, 상기 각각의 시간-컴팩트 수단이, 상기 시간-컴팩트 수단과 결합된 논리-분석 수단의 출력이 공급된 제1 입력과 제1 다른 시간-컴팩트 수단의 출력이 공급된 제2 입력 및 출력을 가진 배타적 논리합 케이트(22), 및 그에 따라 제공된 신호를 기억시키고 제2다른 시간-컴팩트 수단에 대해 연속 구간에서의 상기신호를 공급하기 위해 상기 배타적 논리합 게이트의 출력에 연결된 플립-플롭(24)을 포함하는 수단의 응답 신호 스트림 컴팩트 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920008839A 1991-06-03 1992-05-25 응답 신호를 압축시키는 방법 및 장치 KR960011530B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US709,740 1976-07-29
US07/709,740 US5309447A (en) 1991-06-03 1991-06-03 Space compression technique for pseudo-exhaustive self-testing of digital electronic circuits

Publications (2)

Publication Number Publication Date
KR930000957A true KR930000957A (ko) 1993-01-16
KR960011530B1 KR960011530B1 (ko) 1996-08-23

Family

ID=24851145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008839A KR960011530B1 (ko) 1991-06-03 1992-05-25 응답 신호를 압축시키는 방법 및 장치

Country Status (5)

Country Link
US (1) US5309447A (ko)
EP (1) EP0517444A3 (ko)
JP (1) JP2607000B2 (ko)
KR (1) KR960011530B1 (ko)
TW (1) TW208763B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790564A (en) * 1995-06-07 1998-08-04 International Business Machines Corporation Memory array built-in self-test circuit having a programmable pattern generator for allowing unique read/write operations to adjacent memory cells, and method therefor
US5918003A (en) * 1995-06-07 1999-06-29 International Business Machines Corporation Enhanced built-in self-test circuit and method
US5796745A (en) * 1996-07-19 1998-08-18 International Business Machines Corporation Memory array built-in self test circuit for testing multi-port memory arrays
US6665828B1 (en) * 2000-09-19 2003-12-16 International Business Machines Corporation Globally distributed scan blocks
DE10221611B4 (de) * 2002-05-15 2013-01-24 Infineon Technologies Ag Digitalbaustein mit einer Selbsttestfunktion
US8280687B2 (en) * 2004-03-31 2012-10-02 Mentor Graphics Corporation Direct fault diagnostics using per-pattern compactor signatures
US7729884B2 (en) * 2004-03-31 2010-06-01 Yu Huang Compactor independent direct diagnosis of test hardware
US7239978B2 (en) * 2004-03-31 2007-07-03 Wu-Tung Cheng Compactor independent fault diagnosis
US8707232B2 (en) * 2011-06-08 2014-04-22 Mentor Graphics Corporation Fault diagnosis based on design partitioning

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513418A (en) * 1982-11-08 1985-04-23 International Business Machines Corporation Simultaneous self-testing system
US4688223A (en) * 1985-06-24 1987-08-18 International Business Machines Corporation Weighted random pattern testing apparatus and method
FR2595474B1 (fr) * 1986-03-04 1988-06-24 Texas Instruments France Dispositif de controle et de verification du fonctionnement de blocs internes a un circuit integre
DE3625271A1 (de) * 1986-07-25 1988-01-28 Rwth Aachen Ueberwachungseinrichtung fuer einen digitalrechner
JPS63286780A (ja) * 1987-05-20 1988-11-24 Hitachi Ltd 故障検出方式および故障検出装置
US4817093A (en) * 1987-06-18 1989-03-28 International Business Machines Corporation Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure
US4864570A (en) * 1987-06-29 1989-09-05 International Business Machines Corporation Processing pulse control circuit for use in device performing signature analysis of digital circuits
US5189675A (en) * 1988-06-22 1993-02-23 Kabushiki Kaisha Toshiba Self-diagnostic circuit for logic circuit block
US5184067A (en) * 1988-07-12 1993-02-02 Kabushiki Kaisha Toshiba Signature compression circuit
US4945536A (en) * 1988-09-09 1990-07-31 Northern Telecom Limited Method and apparatus for testing digital systems
US4996689A (en) * 1989-02-01 1991-02-26 Vlsi Technology, Inc. Method of generating tests for a combinational logic circuit
US5038349A (en) * 1989-08-25 1991-08-06 Cross-Check Technology, Inc. Method for reducing masking of errors when using a grid-based, "cross-check" test structure
US5187712A (en) * 1990-02-26 1993-02-16 At&T Bell Laboratories Pseudo-exhaustive self-test technique
US5230000A (en) * 1991-04-25 1993-07-20 At&T Bell Laboratories Built-in self-test (bist) circuit

Similar Documents

Publication Publication Date Title
KR910010529A (ko) 시프트 레지스터 장치
KR970060485A (ko) 입출력 장치
KR880003247A (ko) 반도체 집적회로장치
KR900002086A (ko) 집적 회로의 다중 전원 접속부 검사 방법 및 그 장치
KR870004384A (ko) 신호 처리 회로
US5481549A (en) Apparatus for testing an integrated circuit in which an input test pattern can be changed with an selected application timing
KR890008690A (ko) 그룹핑 장치
KR930000957A (ko) 응답 신호 컴팩트 방법 및 장치
KR920020341A (ko) 회로로직기능 자동판정장치 및 방법
KR0151261B1 (ko) 펄스폭 변조 회로
KR920019103A (ko) 아날로그/디지탈 (a/d)콘버터
US5689515A (en) High speed serial data pin for automatic test equipment
KR960016134A (ko) 순차 논리 회로를 구비한 전자 장치 및 그것의 테스트 방법
KR960042088A (ko) 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치
KR910017759A (ko) 순서동작형 논리회로 디바이스
KR930006539A (ko) 가산기
KR860000564A (ko) 시험가능 시스템
KR920017361A (ko) Ic 시험장치의 논리비교회로
KR960019970A (ko) 신호처리장치
KR880005603A (ko) 디지탈 뮤팅 회로
EP0347908A3 (en) Test facilitating circuit of logic circuit
KR920009091A (ko) A/d 변환기
KR970055599A (ko) 전송 데이타 정형 장치
KR920021995A (ko) Ic 시험장치
KR900005474A (ko) 개량된 검사 회로