KR930000720B1 - 자기정열을 이용한 ccd 채널의 제조방법 - Google Patents

자기정열을 이용한 ccd 채널의 제조방법 Download PDF

Info

Publication number
KR930000720B1
KR930000720B1 KR1019900000948A KR900000948A KR930000720B1 KR 930000720 B1 KR930000720 B1 KR 930000720B1 KR 1019900000948 A KR1019900000948 A KR 1019900000948A KR 900000948 A KR900000948 A KR 900000948A KR 930000720 B1 KR930000720 B1 KR 930000720B1
Authority
KR
South Korea
Prior art keywords
polysilicon
polysilicon gate
gate
ion implantation
forming
Prior art date
Application number
KR1019900000948A
Other languages
English (en)
Other versions
KR910015060A (ko
Inventor
용 박
이서규
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900000948A priority Critical patent/KR930000720B1/ko
Priority to US07/553,170 priority patent/US5024963A/en
Priority to DE4041014A priority patent/DE4041014C2/de
Priority to FR9100917A priority patent/FR2657727B1/fr
Priority to GB9101809A priority patent/GB2240430B/en
Priority to JP3026787A priority patent/JPH0785505B2/ja
Publication of KR910015060A publication Critical patent/KR910015060A/ko
Application granted granted Critical
Publication of KR930000720B1 publication Critical patent/KR930000720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1062—Channel region of field-effect devices of charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833—Buried channel CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833—Buried channel CCD
    • H01L29/76841—Two-Phase CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

내용 없음.

Description

자기정열을 이용한 CCD 채널의 제조방법
제1도 (a), (b) 및 (c)는 각각 종래의 CCD 채널의 평면도, 전위분포도 및 단면도.
제2도는 본 발명에 따른 CCD 채널의 전위분포도 및 단면도.
제3도는 본 발명에 따른 CCD 채널의 단계별 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 액티브 영역 2 : 제 1 폴리실리콘 게이트
5 : 제 2 폴리실리콘 게이트.
본 발명는 자기 정열(self-align)을 이용한 CCD(Charge Coupled Device) 채널의 제조방법에 관한 것으로서, 특히 채널에서 전하 전달 특성을 향상시킬 수 있게한 것이다.
종래의 CCD 구조는 제1도에 도시된 바와같이 제 1 폴리실리콘(2)와 (2a)사이 사이에 제 2 폴리실리콘(5)와 (5a)을 형성하여, 2위상고정(Phase clocking)에 의한 전하전달(Charge Transfer)을 하게 하므로 펀치-오프 전압이 서로 다른 채널이 존재하여 전하가 전달되도록 구성되었다. 그러나 종래에는 HCCD 채널은 폭이 크기 때문에 소량의 전하가 채널을 통해 이동될때에 넓은 영역에 고루 퍼지게 되어 전하 손실이 매우 큰 결점이 있었다.
본 발명는 이와같은 종래의 결점을 감안하여 안출한 것으로 이를 첨부된 도면 제2도와 제3도를 참조하여 상세히 설명하면 다음과 같다.
본 발명은 먼저 제2도(b)에 도시된 바와같이 제 2 폴리실리콘 게이트(5) 부분에만 복수개의 전위 등고선을 형성하게 하여 적은양의 전하라도 전위가 높은 곳으로 이동가능하게 함을 특징으로 한다.
이하에서는 제3도를 참조하여 제2폴리실리콘(5) 부분에만 복수개의 전위등 고선을 형성하는 공정순서를 설명하고자 한다.
먼저 제3도(a)와 같이 액티브 영역(1)에 1차로 n- 이온을 주입한다. 그 다음에 (b)와 같이 폴리실리콘을 상기 영역(1)상에 증착하고, 소정 간격으로 포토레지스트를 피막한후 에치하여 제 1 폴리실리콘 게이트(2)와 (2a)를 형성한다. (b)도의 하단 도면은 게이트(2)와 (2a)가 형성된 후의 단면도이다. (c)도는 2차 불순물 주입을 위한 포토레지스트 공정을 도시하고 있다.
도면에서 점선으로 표시한 부분(C1)만 제외하고 포토레지스트막을 형성한후 제 1 폴리실리콘 게이트(2)에 자기 정렬을 한후 n형 불순물의 농도를 높게(n++)하여 주입한다.
이때 게이트(2)와 (2a) 밑에는 자기 정렬되어 n++이온은 주입되지 않는다. 하단도면은 이온 주입후의 단면도이다. 그다음에는 (d)도와 같이 점선 부분(C2)에 불순물 이온(n+)을 3차로 주입하기 위하여 상기 점선부분을 제외하고 포토레지스트막을 형성한후, 제 1 폴리실리콘 게이트(2)와 (2a)자기 정렬을 한후 이온을 주입한다. (e)도에서는 폴리실리콘 증착을 위해 포토레지스트 공정을 행하고, 에치 처리하여 제 2 폴리실리콘 게이트(5)를 형성하는 과정을 도시하고 있다.
이와같은 공정에 의해 형성되는 본 발명의 CCD 채널은 제2도 같이 복수개의 전위분포를 가지게 되어, 채널내의 소량의 전하가 전위가 높은 상기 제 2 폴리실리콘 게이트(5)으로 이동하게 된다.
따라서, HCCD의 채널에서 전하의 운송능력은 제 2 폴리실리콘 게이트(5)부분에 의해서만 결정이 되고, 이렇게 모인 전하들은 전하 전달시 자기유도(self-induced), 프리킹 피일드(Fringing Field)가 증가하게 된다.
이상과 같은 본 발명의 제조방법에 따른 CCD 채널은 고성능, 고화소 추세에 따른 캠코더에 적용되어서 소량의 전하 전달시에 전달 특성을 향상시킬 수 있는 장점이 있다.

Claims (3)

  1. 반도체 표면상에 액티브 영역(9)을 설정한후, n형 불순물이온(n-)을 1차 주입하는 단게와, 상기 액티브영역(1)상에 폴리실리콘을 증착하여, 제 1 폴리실리콘 게이트(2)(2a)를 형성하는 단계와, 상기 폴리실리콘 게이트(2)(2a)의 제 1중심 교차부분(C1)에, 상기 1차 불순물이온 주입 농도보다 강하게 n형 불순물 이온(n++)을 2차 주입하는 단계와, 상기 제 1 중심 교차부분(C1)보다 폭이 넓은 제 2중심 교차 부부(C2)에, 2차 불순물 이온 주입 농도보다 약한 불순물 이온(n++)을 3차 주입하는 단계와, 상기 제 1 폴리실리콘 게이트(2)(2a)상의 소정 위치에 제 2 폴리실리콘 게이트(5)를 형성하는 단계를 포함한 것을 특징으로 하는 자기 정렬을 이용한 CCD 채널의 제조 방법.
  2. 제 1 항에 있어서, 상기 CCD 소자의 채널은 깊이에 따라 불순물 이온 주입 농도가 변화하는 것을 특징으로 하는 자기 정렬을 이용한 CCD 채널의 제조 방법.
  3. 제 1 항에 있어서, 상기 CCD 소자 채널의 전위 분포는 계단 형상을 하는 것을 특징으로 하는 자기 정렬을 이용한 CCD 채널의 제조방법.
KR1019900000948A 1990-01-29 1990-01-29 자기정열을 이용한 ccd 채널의 제조방법 KR930000720B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019900000948A KR930000720B1 (ko) 1990-01-29 1990-01-29 자기정열을 이용한 ccd 채널의 제조방법
US07/553,170 US5024963A (en) 1990-01-29 1990-07-16 Method of fabricating a BCCD channel with stair-case doping by self-alignment
DE4041014A DE4041014C2 (de) 1990-01-29 1990-12-20 Verfahren zur Herstellung eines ladungsgekoppelten Halbleiterbauelements mit vergrabenem Kanal (BCCD)
FR9100917A FR2657727B1 (fr) 1990-01-29 1991-01-28 Procede pour realiser un canal de dispositif a transfert de charges.
GB9101809A GB2240430B (en) 1990-01-29 1991-01-28 Method for fabricating a CCD channel by self-alignment
JP3026787A JPH0785505B2 (ja) 1990-01-29 1991-01-29 自己整合によりｃｃｄチャンネルを作製する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900000948A KR930000720B1 (ko) 1990-01-29 1990-01-29 자기정열을 이용한 ccd 채널의 제조방법

Publications (2)

Publication Number Publication Date
KR910015060A KR910015060A (ko) 1991-08-31
KR930000720B1 true KR930000720B1 (ko) 1993-01-30

Family

ID=19295570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900000948A KR930000720B1 (ko) 1990-01-29 1990-01-29 자기정열을 이용한 ccd 채널의 제조방법

Country Status (6)

Country Link
US (1) US5024963A (ko)
JP (1) JPH0785505B2 (ko)
KR (1) KR930000720B1 (ko)
DE (1) DE4041014C2 (ko)
FR (1) FR2657727B1 (ko)
GB (1) GB2240430B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359767B1 (ko) 1998-07-11 2002-11-07 주식회사 하이닉스반도체 고체촬상소자의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577964A (en) * 1980-06-17 1982-01-16 Matsushita Electric Ind Co Ltd Charge transfer element
US4362575A (en) * 1981-08-27 1982-12-07 Rca Corporation Method of making buried channel charge coupled device with means for controlling excess charge
US4396438A (en) * 1981-08-31 1983-08-02 Rca Corporation Method of making CCD imagers
JPH0618263B2 (ja) * 1984-02-23 1994-03-09 日本電気株式会社 電荷転送素子
US4667213A (en) * 1984-09-24 1987-05-19 Rca Corporation Charge-coupled device channel structure
DE3581793D1 (de) * 1984-12-06 1991-03-28 Toshiba Kawasaki Kk Ladungsverschiebeanordnung.
US4642877A (en) * 1985-07-01 1987-02-17 Texas Instruments Incorporated Method for making charge coupled device (CCD)-complementary metal oxide semiconductor (CMOS) devices
JP2565257B2 (ja) * 1987-06-16 1996-12-18 ソニー株式会社 電荷転送装置
US4992842A (en) * 1988-07-07 1991-02-12 Tektronix, Inc. Charge-coupled device channel with countinously graded built-in potential

Also Published As

Publication number Publication date
GB9101809D0 (en) 1991-03-13
FR2657727A1 (fr) 1991-08-02
DE4041014C2 (de) 2001-05-10
DE4041014A1 (de) 1991-08-01
GB2240430A (en) 1991-07-31
JPH0785505B2 (ja) 1995-09-13
KR910015060A (ko) 1991-08-31
US5024963A (en) 1991-06-18
FR2657727B1 (fr) 1995-11-17
GB2240430B (en) 1993-11-17
JPH04212429A (ja) 1992-08-04

Similar Documents

Publication Publication Date Title
JPH06204484A (ja) 高速低ゲ−ト／ドレイン容量ｄｍｏｓデバイス
US5516716A (en) Method of making a charge coupled device with edge aligned implants and electrodes
GB2049273A (en) Method for short-circuting igfet source regions to a substrate
US5798279A (en) Method of fabricating non-volatile memories with overlapping layers
KR930000720B1 (ko) 자기정열을 이용한 ccd 채널의 제조방법
JPH03293763A (ja) マルチゲート型ｍｏｓ　トランジスタ構造を具備した半導体素子のセルフアライメントイオン注入方法
US5650644A (en) Charge transfer device having a plurality of vertical and horizontal charge-coupled devices with improved configurations for isolation regions and impurity implanted regions between the charge-coupled devices
US5895237A (en) Narrow isolation oxide process
KR100336754B1 (ko) 반도체 소자의 제조방법
US6107124A (en) Charge coupled device and method of fabricating the same
KR100302612B1 (ko) 모스 트랜지스터 제조방법
KR100253562B1 (ko) 고속소자용 트랜지스터 제조방법
KR0151076B1 (ko) Ldd 구조를 가지는 반도체 장치의 제조방법
KR0152937B1 (ko) 반도체 소자 제조방법
KR940006705B1 (ko) 모스패트의 구조 및 제조방법
KR0142787B1 (ko) 모스 트랜지스터 제조방법
CA1038080A (en) Overlapping gate buried channel charge coupled device
KR950012737B1 (ko) 박막 트랜지스터 제조 방법
KR0125296B1 (ko) 모스펫(mosfet) 제조방법
KR0166842B1 (ko) 반도체소자 및 제조방법
KR920009359B1 (ko) 멀티 게이트형 mos트랜지스터 구조를 구비한 반도체소자의 셀프얼라인 이온주입방법
KR940006683B1 (ko) Nand형 rom셀의 제조방법 및 그 구조
KR930005743B1 (ko) 트렌치 커패시터 셀 제조방법
JPH03104125A (ja) Ｍｏｓ型半導体装置の製造方法
KR910008119B1 (ko) Mosfet에 접속된 평판캐패시터 제조방법 및 그장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 17

EXPY Expiration of term