KR930000139Y1 - Dubbing control circuit of vtr - Google Patents

Dubbing control circuit of vtr Download PDF

Info

Publication number
KR930000139Y1
KR930000139Y1 KR2019880006609U KR880006609U KR930000139Y1 KR 930000139 Y1 KR930000139 Y1 KR 930000139Y1 KR 2019880006609 U KR2019880006609 U KR 2019880006609U KR 880006609 U KR880006609 U KR 880006609U KR 930000139 Y1 KR930000139 Y1 KR 930000139Y1
Authority
KR
South Korea
Prior art keywords
output
gate
input
flip
flop
Prior art date
Application number
KR2019880006609U
Other languages
Korean (ko)
Inventor
박성진
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019880006609U priority Critical patent/KR930000139Y1/en
Application granted granted Critical
Publication of KR930000139Y1 publication Critical patent/KR930000139Y1/en

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.No content.

Description

비데오 테이프 레코더의 더빙 제어회로Dubbing Control Circuit of Video Tape Recorder

제1도는 본 고안에 따른 더빙 데어 회로도.Figure 1 is a dubbing circuit diagram according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

SW1: 녹음기능스위치 SW2: 일시정지기능 스위치SW 1 : recording function switch SW 2 : pause function switch

SW3: 완전정지기능 스위치 SW30: 헤드스위칭펄스SW 3 : Complete stop switch SW 30 : Head switching pulse

F/F1, F/F2, F/F3, F/F4: 플립플롭회로F / F 1 , F / F 2 , F / F 3 , F / F 4 : Flip-flop circuit

IN1, IN2, IN3, IN4: 인버터IN 1 , IN 2 , IN 3 , IN 4 : Inverter

본 고안은 비데오 테이프 레코더(이하 VTR이라함)로 녹음기능 및 일시정지기능을 수행하고자 하는 경우에 정확하게 되감기 기능을 하므로서 현장에서 그대로 더빙(DUBBING)기능이 가능하도록한 비데오 테이프 레코더의 더빙 제어회로에 관한 것이다.The present invention provides a video tape recorder (hereinafter referred to as a VTR) to the video tape recorder's dubbing control circuit, which enables the dubbing function in the field while accurately rewinding the recording and pausing functions. It is about.

녹음기능 및 일시정지기능의 선택시에 되감기 기능은 키이 입력에 의해 마이크로컴퓨터를 통해 모터 구동에 제어신호를 인가하므로 모터를 역방향으로 회전시킬뿐만 아니라 발진기의 클럭주파수에 의해 일정한 시간 만큼 되감기 기능을 하여 모터를 정지시켰다가, 즉, 몇초 이하 또는 그 이상의 단순한 시간만큼만 되감기 기능을 하여 모터를 정지시켰던 것이다.When the recording function and the pause function are selected, the rewind function applies a control signal to the motor drive through the microcomputer by the key input, so it not only rotates the motor in reverse but also rewinds the clock by the clock frequency of the oscillator. The motor was stopped and then rewinded by a simple time of a few seconds or more.

그러나 발진기의 클럭주파수에 의해 단순한 시간만큼 됨감기 기능을 실행하였기 때문에 테이프의 어느위치에서 정지 했는지를 알수가 없으므로 화면의 양으로는 도저히 조절이 불가능했으며, 정확하게 어느정도의 화면의 양만큼 더빙을 할 것인가를 각 테이프와 장치에 따라 제어할 수가 없는 결점이 있었다.However, because the clock frequency of the oscillator was used, it was not possible to know where the tape was stopped because the winding function was performed. Therefore, it was impossible to adjust the amount of screen. Has a flaw that cannot be controlled with each tape and device.

따라서 본 고안의 목적은 레코드 펄스모드시에 정확하게 됨감기 기능을 하므로서 현장에서 그대로 더빙 기능이 가능하도록한 비데오 테이프 레코더의 더빙제어회로를 제공하는 것이다.Accordingly, an object of the present invention is to provide a dubbing control circuit of a video tape recorder which enables a dubbing function as it is in the field while functioning as a winding function in the record pulse mode.

이하 본 고안의 구성 및 효과를 예시도면에 의하여 상세히 설명한다.Hereinafter, the configuration and effects of the present invention will be described in detail by way of illustration.

본 고안의 녹음(REC)기능 스위치(SW1)와 일시정지(PAUSE)기능 스위치(SW2)와 완전정지기능(STOP) 스위치(SW3)가 저항(R1), (R2), (R3)을 통해 전원(B+)에 각각 연결됨과 동시에 인버터(IN1), (IN2,) (IN3)를 통해 플립플롭회로(F/F1), (F/F2), (F/F3)의 클럭단(CK), (CK), (CK)에 입력되고, 상기 플립플롭(F/F1), (F/F2)의 출력(Q)이 AND게이트(10) 및 OR게이트(20)에 각각 연결됨과 동시에 그 리세트단자(R), (R)가 OR게이트(30)의 출력단에 연결되며, 상기 AND 게이트(10)의 출력이 인버터(40)에 입력됨과 동시에 OR게이트(50)와 마이콤에서 제어되는 신호(M1)와 함께 출력되고, 상기 인버터(40)의 출력이 카운터(60)의 리세트단자()에 입력됨과 동시에, 그 출력이 플립플롭(F/F4)의 클럭단자(CK)에 입력되어 그 리세트단자(R)를 통해 상기 OR게이트(20)의 출력단에 연결되며, 상기 플립플롭(F/F4)의 출력(Q)이 OR게이트(80), (90)에 각각 입력됨과 동시에 그 게이 트(80)의 출력이 트랜지스터(Q1)의 베이스에 연결되어 헤드스위칭펄스(SW30)가 저항(R4)을 통해 그 콜렉터에 연결됨과 동시에 상기 카운터(60)의 클럭단자(CK)에 입력되고, 상기 OR게이트(90)가 마이콤에서 제어되는 신호(M2)와 함께 입력되어 그 출력이 상기 OR게이트(30)에 입력됨과 동시에 모터의 회전을 정지시키는 신호로 출력되는 구성으로 되어 있다.The recording (REC) switch (SW 1 ), PAUSE (SW 2 ) switch and SW (STOP) switch (SW 3 ) of the present invention are resistors (R 1 ), (R 2 ), ( R 3 ) is connected to the power supply (B + ), respectively, and at the same time through the inverters (IN 1 ), (IN 2, ) (IN 3 ), flip-flop circuits (F / F 1 ), (F / F 2 ), ( F / F 3 ) are input to the clock terminals CK, CK, and CK, and the outputs Q of the flip-flops F / F 1 and F / F 2 are AND gates 10. And the reset terminals R and R are connected to the output terminal of the OR gate 30, respectively, and the output of the AND gate 10 is input to the inverter 40. At the same time, it is output together with the signal M 1 controlled by the OR gate 50 and the microcomputer, and the output of the inverter 40 is a reset terminal of the counter 60 ( At the same time, the output is input to the clock terminal CK of the flip-flop (F / F 4 ) and is connected to the output terminal of the OR gate 20 through the reset terminal (R), the flip-flop The output Q of (F / F 4 ) is input to the OR gates 80 and 90, respectively, and the output of the gate 80 is connected to the base of the transistor Q 1 so that the head switching pulse SW 30 ) is connected to the collector via a resistor R 4 and is simultaneously input to the clock terminal CK of the counter 60, and the OR gate 90 is input together with the signal M 2 controlled by the microcomputer. The output is input to the OR gate 30 and output as a signal for stopping the rotation of the motor.

상술한 바와 같이 구성된 본 고안은 제1도에서와 같이 녹음(SEC)기능 스위치(SW1)의 입력에 의해 녹음이 진행중인동안 일시정지(PAUSE)기능 스위치(SW2)가 입력되는 경우에는 플립플롭(F/F1), (F/F2)의 출력이 모두 하이(H)신호로서 AND게이트(10)에 입력되어 그 출력이 하이(H)신호로서 OR게이트(50)를 통해 출력단(OUT1)에서 모터가 역방향으로 회전하게 된다.The present invention configured as described above is flip-flop when the PAUSE function switch SW 2 is input while recording is in progress by the input of the recording function SEC switch SW 1 as shown in FIG. The outputs of (F / F 1 ) and (F / F 2 ) are both input to the AND gate 10 as a high (H) signal, and the output is output through the OR gate 50 as a high (H) signal. In 1 ), the motor rotates in the reverse direction.

이때 상기 AND게이트(10)의 출력이 인버터(40)를 통해 카운터(60)의 리세트단자()에 입력되어 그 카운터(60)를 리세트시키고, 그 클럭단자에 입력되는 헤드스위칭펄스(SW30)의 갯수를 카운팅하므로 원하는 갯수를 카운팅하고자 하는 경우에 캐리어발생을 이용하여 플립플롭(F/F4)에서 OR게이트(90)를 통해 출력(OUT2)이 모터가 역회전되는 것을 멈추게 된다. 또한 상기 플립플롭(F/F4)의 출력을 이옹하여 OR게이트(90)를 통해 연결된 트랜지스터(Q1)가 도통되어 저항(R4)을 통해 카운터에 입력되면 헤드스위칭펄스(SW30)를 입력되지 않도록 하고, 완전정지(STOP)기능 스위치(SW3)이 입력에 따라 인버터(IN3)를 통해 플립플롭(F/F3)에 출력된 신호에 의해서 트랜지스터(Q1)가 온되어 동작을 멈추게 되므로 상기 플립플롭(F/F3)의 출력이 플립플롭(F/F1), (F/F2)을 초기상태로 리세트하여 다음의 키이입력을 할 수 있게 된다.At this time, the output of the AND gate 10 is reset terminal of the counter 60 through the inverter 40 ( ), The counter 60 is reset, and the number of head switching pulses SW 30 input to the clock terminal is counted. Thus, when a desired number is counted, a flip-flop (F / The output OUT 2 through the OR gate 90 at F 4 stops the motor from rotating in reverse. In addition, when the transistor Q 1 connected through the OR gate 90 is turned on by inputting the output of the flip-flop F / F 4 and is input to the counter through the resistor R 4 , the head switching pulse SW 30 is applied. not to enter, and a complete stop (sTOP) function switch (SW 3) this is in accordance with an input inverter (iN 3) a flip-flop (F / F 3) transistor (Q 1) by the output signal on through the oN operation since the stop output of the flip-flop (F / F 3) to reset the flip-flop (F / F 1), ( F / F 2) to its initial state to be able to make the next key input.

그리고 OR게이트(90)의 출력이 OR게이트(30)에 입력되므로 그 출력이 플립플롭(F/F1), (F/F2)을 리세트시켜 역시 초기상태로 하여 다음의 기능 키이를 기다리게 된다. 그러므로 카운터를 구성하는데 있어서 헤드스위칭펄스의 한주기가 한 화면을 구성하므로 원하는 화면의 수량만큼 되돌리고 싶으면 카운터를 구성하면 된다.Since the output of the OR gate 90 is input to the OR gate 30, the output resets the flip-flops (F / F 1 ) and (F / F 2 ) to the initial state and waits for the next function key. do. Therefore, in configuring the counter, one cycle of the head switching pulse constitutes one screen, so if you want to return as much as you want, you can configure the counter.

상술한 바와 같이 본 고안은 현장에서 그대로 더빙 기능시에 정확한 프레임 또는 필드의 수량만큼 되감기기능을 행할 수 있으며, 더빙시에 또는 텡디프 레코딩시에 테이프의 길이 손실을 방지할 수 있으므로 정확한 타이밍으로 오동작을 방지할 수가 있는 것이다.As described above, the present invention can perform a rewind function by the exact number of frames or fields in the dubbing function as it is in the field. It can prevent.

Claims (1)

비데오 테이프 레코더의 더빙회로에 있어서, 녹음(SEC)기능 스위치(SW1)와 일시정지(PAUSE)는 스위치(SW2)와 완전정지기능(STOP)스위치(SW3)가 저항(R1), (R2), (R3)을 통해 전원(B+)에 각각 연결됨과 동시에 인버터(IN1), (IN2), (IN3)를 통해 플립플롭회로(F/F1), (F/F2), (F/F3)의 출력단(CK), (CK), (CK)에 입력되고, 상기 플립플롭(F/F1), (F/F2), (F/F3)의 출력(Q)이 AND 게이트(10)및 OR게이트(20)에 각각 연결됨과 동시에 그 리세트단자(R), (R)가 OR게이트(30)의 출력단에 연결되며, 상기 AND게이트(10)의 출력이 인버터(40)에 입력됨과 동시에 OR게이트(50)와 마이콤에서 제어되는 신호(M1)와 함께 출력되고, 상기 인버터(10)의 출력이 카운터(60)의 리세트단자()에 입력됨과 동시에 그 출력이 플립플롭(F/F4)의 클럭단자(CK)에 입력되어 그 리세트 단자(R)를 통해 상기 OR게이트(20) 출력단에 연결되며, 상기 플립플롭(F/F4)의 출력(Q)이 OR게이트(80), (90)에 각각 입력됨과 동시에 그 게이트(80)의 출력이 트랜지스터(Q1)의 베이스에 연결되어 헤드스위칭펄스(SW30)가 저항(R4)을 통해 그 콜렉터에 연결됨과 동시에 상기 카운터(60)의 클럭단자(CK)에 입력되고, 상기 OR게이트(90)가 마이콤에서 제어되는 신호(M2)와 함께 입력되어 그 출력이 상기 OR게이트(30)에 입력됨과 동시에 모터의 회전을 정지시키는 신호로 출력되는 구성인 것을 특징으로 하는 비데오레코더의 더빙제어회로.In the dubbing circuit in the video tape recorder, a recording (SEC) function switch (SW 1) and a pause (PAUSE) switches (SW 2) and a full stop function (STOP) switch (SW 3) is a resistance (R 1), It is connected to the power supply (B + ) through (R 2 ) and (R 3 ) respectively, and at the same time flip-flop circuits (F / F 1 ), (F through inverter (IN 1 ), (IN 2 ), (IN 3 ) / F 2 ), (F / F 3 ) is input to the output terminal (CK), (CK), (CK), the flip-flop (F / F 1 ), (F / F 2 ), (F / F 3 Output Q is connected to the AND gate 10 and the OR gate 20, respectively, and the reset terminals R and R are connected to the output terminal of the OR gate 30, respectively. The output of the inverter 10 is input to the inverter 40 and is output together with the signal M 1 controlled by the OR gate 50 and the microcomputer, and the output of the inverter 10 is a reset terminal of the counter 60 ( ) And at the same time its output is input to the clock terminal CK of the flip-flop (F / F 4 ) is connected to the output terminal of the OR gate 20 through the reset terminal (R), the flip-flop (F) / F 4 ) is input to the OR gates 80 and 90, respectively, and the output of the gate 80 is connected to the base of the transistor Q 1 so that the head switching pulse SW 30 is applied. The resistor R 4 is connected to the collector and is simultaneously input to the clock terminal CK of the counter 60. The OR gate 90 is input together with the signal M 2 controlled by the microcomputer and its output. A dubbing control circuit for a video recorder, characterized in that it is input to the OR gate (30) and output as a signal for stopping the rotation of the motor.
KR2019880006609U 1988-04-30 1988-04-30 Dubbing control circuit of vtr KR930000139Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880006609U KR930000139Y1 (en) 1988-04-30 1988-04-30 Dubbing control circuit of vtr

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880006609U KR930000139Y1 (en) 1988-04-30 1988-04-30 Dubbing control circuit of vtr

Publications (1)

Publication Number Publication Date
KR930000139Y1 true KR930000139Y1 (en) 1993-01-09

Family

ID=19274898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880006609U KR930000139Y1 (en) 1988-04-30 1988-04-30 Dubbing control circuit of vtr

Country Status (1)

Country Link
KR (1) KR930000139Y1 (en)

Similar Documents

Publication Publication Date Title
US4338529A (en) Cue signal generating circuit
KR930000139Y1 (en) Dubbing control circuit of vtr
KR900001524B1 (en) Reproduced signal switching circuit of producing apparatus having rotary load for special reproduction
JPS6019574B2 (en) Tape running stop detection device
US3569808A (en) Servo system for magnetic recording and reproducing apparatus
US4015290A (en) Low power recording instrument with two or more tracks
JPH06187037A (en) Top position controller for traveling object
US4933881A (en) Variable speed film transport interlock system
KR890003604Y1 (en) Editing device in video tape recorder
US4577243A (en) Control signal generating circuit for a magnetic recording and/or reproducing apparatus
US4341981A (en) Rotary direction reversing apparatus for a motor of a microcassette tape transport
JPS5841568B2 (en) Kirokusai Seisouchi
KR900000075Y1 (en) Mode changing circuit of vtr
JP2722344B2 (en) Recording device
JP2864791B2 (en) Control pulse recording device for frame recording VTR
SU425213A1 (en)
KR870000045B1 (en) Automatic repeat cassette device
KR900006364Y1 (en) Checking circuit of recording condition for video cassettee recoder
KR900008795Y1 (en) Soecial creen automatic repeating reproducing circuit
KR930003974Y1 (en) Selector of special part in tape in vtr
KR930004025Y1 (en) Autorepeating play circuit for vtr
KR840002636Y1 (en) Motor control circuit of cassette tape recoder
JPS6131393Y2 (en)
JPS62252563A (en) Magnetic recording and reproducing device
KR920005104Y1 (en) Tape erasing circuit of audio

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19951226

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee